1153万例文収録!

「bench model」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > bench modelに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

bench modelの部分一致の例文一覧と使い方

該当件数 : 13



例文

LEVELING BENCH APPARATUS, SET OF ACCESSORIES FOR THE LEVELING BENCH APPARATUS, AND METHOD FOR PREPARING LEVELING BENCH DESTINED FOR SPECIFIC VEHICLE MODEL例文帳に追加

レベリング・ベンチ装置、レベリング・ベンチ装置用の付属品のセット、および特定車両モデル向けのレベリング・ベンチを用意する方法 - 特許庁

A machine model 20 in the engine bench system having the intermediate shaft is replaced by a three-inertia system machine model.例文帳に追加

20は中間軸を持つエンジンベンチシステムの3慣性系機械モデルで置き換えたシステムである。 - 特許庁

A simulation unit 42 of the control apparatus 20 is provided with a bench model modeling an actual machine unit including the engine 12 and the dynamometer 14, and inputs the control command value to the bench model to execute a simulation.例文帳に追加

制御装置20のシミュレーション部42は、エンジン12及びダイナモメータ16を含む実機部をモデル化したベンチモデルを有し、ベンチモデルに制御指令値を入力してシミュレーションを行う。 - 特許庁

In such a test bench 1, creation of each memory model 503 in the test bench 1 is performed in parallel by designers at each access requesting origin.例文帳に追加

このようなテストベンチ1では、テストベンチ1における各メモリモデル503の作成を各アクセス要求元設計者によって並行して行うことができる。 - 特許庁

例文

FUNCTION VERIFICATION DEVICE, TEST BENCH, MODEL DESIGNED BY HARDWARE DESCRIPTION LANGUAGE, SIMULATOR PROGRAM AND RECORDING MEDIUM例文帳に追加

機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 - 特許庁


例文

In a serial test scenario 8 of a test bench 1, a high speed serial bus model 5 is controlled, and an asynchronous high speed serial bus is simulated.例文帳に追加

テストベンチ1のシリアルテストシナリオ8で、高速シリアルバスモデル5を制御し、非同期の高速シリアルバスを模擬する。 - 特許庁

To provide a verifying method for using a test bench for a basic circuit model in verifying the equivalence of a new circuit to be developed for the basic circuit model.例文帳に追加

基本になる回路モデルに対して新たに開発する回路の等価性の検証に当該基本になる回路モデルのためのテストベンチを流用する検証方法を提供する。 - 特許庁

The method for indirectly simulating a semiconductor integrated circuit forms a circle chain by using input pins and output pins to provide an IP core model that substitutes for a real IP core circuit, generates a test bench for the IP core model and simulates the integration of the semiconductor integrated circuit including the IP core model by using the generated test bench.例文帳に追加

半導体集積回路の間接シミュレーション方法は、入力及び出力ピンでサークルチェーンを構成して実際コアIP回路に代わるコアIPモデルを提供し、コアIPモデルに対するテストベンチを生成し、生成されたテストベンチを用いてコアIPモデルが含まれた半導体集積回路のインテグレイションをシミュレーションする。 - 特許庁

An emulation model is generated by a data generating means 371 for emulation equipped with an emulation circuit model library 380 for converting setting in a simulation test bench into setting for emulation.例文帳に追加

シミュレーションテストベンチでの設定をエミュレーション用に変換するエミュレーション回路モデルライブラリ380を具備したエミュレーション用データ生成手段371により、エミュレーションモデルを生成する。 - 特許庁

例文

The equipment creates a text data from format of the network packets and specifications of a design verification target 11, makes the packets as an model of an object of object-oriented language based on the text data, and creates automatically a test bench that can use the model.例文帳に追加

ネットワークパケットのフォーマットおよび設計検証対象11の仕様からテキストデータを作成し、これを元にパケットをオブジェクト指向言語のオブジェクトとしてモデル化し、これを利用可能なテストベンチを自動生成する。 - 特許庁

例文

This vehicle bench test machine 10 comprises an operation panel 12 for inputting vehicle running conditions thereto, an ECU I/F control part 14 for a vehicle model, a storage device 16 for storing a vehicle running model therein, etc., and a dynamometer 22, etc.例文帳に追加

車両台上試験機10は、車両走行条件を入力する操作盤12と、車両モデル・ECUI/F制御部14と、車両走行モデル等を記憶する記憶装置16と、動力計22等を含んで構成される。 - 特許庁

To provide a function verification device capable of verifying with ease and high accuracy interrupts to a model designed using a hardware description language, a test bench, a simulator program, and a storage medium.例文帳に追加

ハードウェア記述言語により設計されたモデルに対する割り込みの検証を容易かつ高精度に行うことができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。 - 特許庁

例文

To easily prepare a high speed serial bus model, and to perform verification without deteriorating precision even when an asynchronous high speed serial interface circuit exists in a verification test bench.例文帳に追加

検証テストベンチにおいて、非同期の高速シリアルインターフェース回路が存在する場合でも、高速シリアルバスモデルを容易に作成できるようにするとともに、精度を低下させることなく検証を行う。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS