| 例文 |
bllを含む例文一覧と使い方
該当件数 : 13件
When data of a memory cell MC1 connected to the bit line /BLL is read, the folded pair of bit lines BLL and /BLL are made a floating state.例文帳に追加
ビット線／ＢＬＬに接続されたメモリセルＭＣ１のデータを読出するとき、折返しビット線対ＢＬＬおよび／ＢＬＬはフローティング状態となる。 - 特許庁
At the time of the burn-in test, the sense amplifier is separated from each bit line BLL, /BLL, BLR, /BLR by a bit line separation switch.例文帳に追加
バーンインテスト時において、センスアンプ回路９０は、各ビット線ＢＬＬ，／ＢＬＬ，ＢＬＲ，／ＢＬＲからビット線分離スイッチによって切離される。 - 特許庁
The sense amplifier 100 is connected to a folded pair of bit line BLL and /BLL through selection gates SG10 and SG20.例文帳に追加
センスアンプ１００は選択ゲートＳＧ１０およびＳＧ２０を介して折返しビット線対ＢＬＬおよび／ＢＬＬと接続される。 - 特許庁
Then, a potential is supplied to the bit line BLL from an equalizer 151.例文帳に追加
その後、ビット線ＢＬＬにイコライザ１５１から電位を供給する。 - 特許庁
In this state, bit line switch circuits 130L, 130R connect the bit lines BLL, BLR to voltage nodes 125L, 125R, and connect the bit lines /BLL, and /BLR to voltage nodes 120L, 120R.例文帳に追加
この状態で、ビット線スイッチ回路１３０Ｌ，１３０Ｒは、ビット線ＢＬＬ，ＢＬＲを電圧ノード１２５Ｌ，１２５Ｒと接続し、ビット線／ＢＬＬ，／ＢＬＲを電圧ノード１２０Ｌ，１２０Ｒと接続する。 - 特許庁
The currents flowing in the corresponding bit lines (BLL, BLR) are amplified with sense amplifier circuits to drive local match lines (ML).例文帳に追加
対応のビット線（ＢＬＬ，ＢＬＲ）に流れる電流をセンスアンプ回路で増幅してローカルマッチ線（ＭＬ）を駆動する。 - 特許庁
Lead wiring BLL constitutes a terminal section for connecting an external circuit at the end, not shown in figure, of an active substrate SUB1.例文帳に追加
引出し配線ＢＬＬは、アクティブ基板ＳＵＢ１の図示しない端部で、外部回路を接続する端子部を構成する。 - 特許庁
A black colored layer BLL can be provided on the light transmitting adhesive layer DH excluding the opening of the black matrix BMM.例文帳に追加
ブラックマトリクスＢＭＭの開口を除く光透過性接着層ＤＨ側に黒色着色層ＢＬＬを設けることができる。 - 特許庁
The package board has a plurality of wiring layers (L1 to L4) for electrically connecting the external connection terminals with module terminals (BLL) corresponding to each other.例文帳に追加
パッケージ基板は、相互に対応する外部接続端子とモジュール端子（ＢＬＬ）とを電気的に接続するために複数の配線層（Ｌ１〜Ｌ４）を有する。 - 特許庁
A transition point detecting means M1 detects the position of a transition point (t) from a laminar flow boundary layer BLL to a turbulence flow boundary layer BLT based on the output of a sensor S such as a hot film arranged on a surface of a main wing W of an aircraft.例文帳に追加
飛行機の主翼Ｗの表面に配置したホットフィルム等のセンサＳの出力に基づいて、遷移点検知手段Ｍ１が層流境界層ＢＬ_L から乱流境界層ＢＬ_Tへの遷移点ｔの位置を検知する。 - 特許庁
A cell array block is formed on a semiconductor substrate 51, and a plurality of pieces of first wiring WLL, a plurality of pieces of second wiring BLL crossing the plurality of pieces of first wiring WLL, and a plurality of cell array layers MA having a memory cell MC connected between both pieces of wiring at the crossing section of the first and second wiring are laminated.例文帳に追加
セルアレイブロックは、半導体基板５１上に形成されて、複数の第１の配線ＷＬＬ、これら複数の第１の配線ＷＬＬと交差する複数の第２の配線ＢＬＬ、及び第１及び第２の配線の交差部で両配線間に接続されたメモリセルＭＣを有するセルアレイ層ＭＡを複数積層してなる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
