「bls」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The state of outputting the screen dots in the peripheral pixels is discriminated based on a flag signal BO[ch] inputted from a BLS block 7.例文帳に追加

周辺画素におけるスクリーンドットの出力状態は、ＢＬＳブロック７から入力されたフラグ信号ＢＯ[ch]に基づいて判別する。 - 特許庁

As a result of the mini JP drawing, one of two or more kinds of mini JP prizes is surely awarded to the other blocks BLs.例文帳に追加

当該ミニＪＰ抽選の結果、他のブロックＢＬには、複数種類のミニＪＰ賞のうちの何れかが必ず付与される。 - 特許庁

After a potential of a bit line BLj is reset, the bit line BLj (BLS node 34) is pre-charged.例文帳に追加

ビット線ＢＬｊの電位がリセットされた後、ビット線ＢＬｊ（ＢＬＳノード３４）のプリチャージが行われる。 - 特許庁

Also, sub-bit lines BLS are connected to the main bit lines BLM through a first MOS field effect transistors Q1S.例文帳に追加

また、メインビット線ＢＬＭには、第１のＭＯＳ電界効果トランジスタＱ_１Ｓを介してサブビット線ＢＬＳが接続している。 - 特許庁

Also, bit lines BLs are provided corresponding to the columns of the tunnel magnetoresistance elements TMRs along a Y direction.例文帳に追加

また、Ｙ方向に沿ってトンネル磁気抵抗素子ＴＭＲの列に対応してビット線ＢＬが設けられる。 - 特許庁

The game system 100 includes a plurality of blocks BLs each having the plurality of game devices 20 and a management device 30 communicable with the respective game devices 20, and a central management device 10 communicable with the management devices 30 of the respective blocks BLs.例文帳に追加

本発明に係るゲームシステム１００は、複数のゲーム装置２０と、各ゲーム装置２０と通信可能な管理装置３０とをそれぞれ有する複数のブロックＢＬと、各ブロックＢＬの管理装置３０と通信可能な中央管理装置１０とを備える。 - 特許庁

When a certain block BL wins a JP prize as a result of JP drawing executed in the respective blocks BLs or the central management device 10, the central management device 10 executes mini JP drawing for drawing which of two or more kinds of mini JP prizes is to be won with the other blocks BLs other than the certain block as drawn objects.例文帳に追加

各ブロックＢＬまたは中央管理装置１０で実行されるＪＰ抽選の結果、あるブロックＢＬがＪＰ賞に当選すると、中央管理装置１０は、当該あるブロック以外の他のブロックＢＬを抽選対象として複数種類のミニＪＰ賞のうちの何れに当選するかを抽選するミニＪＰ抽選を実行する。 - 特許庁

A first writing changes resistance of a plurality of memory cells MCs connected to a word line oWL to a first state using current flowing from a source line SL to a plurality of bit lines BLs, and a second writing changes the resistance of the memory cells MCs to a second state using current flowing from the bit lines BLs to the source line SL based on data stored in a sense amplifier 13 after performing the first writing.例文帳に追加

第１の書き込みは、ソース線ＳＬから複数のビット線ＢＬへ流れる電流で、ワード線ｏＷＬに接続された複数のメモリセルＭＣの抵抗を第１状態に変化させ、第２の書き込みは、第１の書き込みを行った後にセンスアンプ１３が保持するデータに基づいて、ビット線ＢＬからソース線ＳＬへ流れる電流でメモリセルＭＣの抵抗を第２状態に変化させる。 - 特許庁

The ECU 60 inactivates the cutoff permission signal RG when a retreat travel permission signal BLS is activated when the cutoff signal DWN is activated.例文帳に追加

また、ＥＣＵ６０は、遮断信号ＤＷＮが活性化されているときに退避走行許可信号ＢＬＳが活性化されると、遮断許可信号ＲＧを非活性化する。 - 特許庁

A semiconductor memory device includes bit lines BLs (first wiring), and a memory cell MC including a phase change element 20 (memory element) and a diode 21 connected in series between the bit lines and word lines WLs (second wiring).例文帳に追加

本発明の半導体メモリ装置は、ビット線ＢＬｓ（第１の配線）と、ワード線ＷＬｓ（第２の配線）との間に直列接続された相変化素子２０（メモリ素子）及びダイオード２１を含むメモリセルＭＣを備えている。 - 特許庁

Then, the central management device 10 calculates a total allocation amount (JP allocation amount) on the basis of the total of allocation amounts notified of from the management devices 30 of the respective blocks BLs belonging to the group for each of the plurality of groups.例文帳に追加

そして、中央管理装置１０は、複数のグループごとに、当該グループに属する各ブロックＢＬクの管理装置３０から通知された配当量の合計に基づいて合計配当量（ＪＰ配当量）を算出する。 - 特許庁

A control lines group includes a plurality of first common lines (e.g. bit lines BLs) connecting sides of one end in common to the row and column directions and a plurality of second common lines (e.g. source lines SLs) similarly connecting sides of other end in common with respect to a plurality of magnetic memory elements.例文帳に追加

制御線群は、複数の磁気メモリ素子に対し、一端側を行方向および列方向に共通接続する複数の第１共通線（例えばビット線ＢＬ）と、他端側を同様に共通接続する複数の第２共通線（例えばソース線ＳＬ）を含む。 - 特許庁

In reading the memory cell MC, first voltage having no temperature dependence is applied to the bit lines BLs, while second voltage having temperature dependence opposite to that of forward direction voltage of the diode 21 and having lower second voltage than the first voltage is applied to the word lines WLs, a resistance state of the phase change element 20 is detected by a read circuit 32 in accordance with a change in current flowing in the memory cell MC.例文帳に追加

このメモリセルＭＣの読み出し動作時には、温度依存性がない第１の電圧がビット線ＢＬｓに印加され、ダイオード２１の順方向電圧の温度依存性とは逆の温度依存性を有し第１の電圧より低い第２の電圧がワード線ＷＬｓに印加された状態で、メモリセルＭＣを流れる電流の変化に応じて相変化素子２０の抵抗状態がリード回路３２により検知される。 - 特許庁