bufferを含む例文一覧と使い方
該当件数 : 23848件
DATA SENDING/RECEIVING SYSTEM, METHOD OF CONTROLLING RING BUFFER, AND CONTROL PROGRAM例文帳に追加
データ送受システム、リングバッファ制御方法、制御プログラム - 特許庁
METHOD AND DEVICE FOR CONTROLLING MULTIPLE BUFFER例文帳に追加
多重バッファ制御方法及び多重バッファ制御装置 - 特許庁
SYNCHRONIZING TRANSLATION LOOKASIDE BUFFER TO EXTENDED PAGING TABLE例文帳に追加
翻訳ルックアサイドバッファと拡張ページングテーブルとの同期化 - 特許庁
The buffer region is located within a black matrix region.例文帳に追加
バッファ領域はブラックマトリクス領域内に配置される。 - 特許庁
A character stream inputted from the keyboard device 20 is processed by the authentication buffer 34 and a keyboard buffer 33, and a password message is transmitted to the authentication buffer 34.例文帳に追加
認証バッファ34とキーボードバッファ33とによりキーボード装置20から入力されたキャラクターストリームを処理し、パスワードメッセージを認証バッファ34に送信する。 - 特許庁
An amorphous silicon layer is formed on the buffer film 12.例文帳に追加
バッファ膜12上には、アモルファスシリコン層が形成される。 - 特許庁
PIXEL-READING SWITCH CAPACITOR BUFFER CIRCUIT AND ITS METHOD例文帳に追加
画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 - 特許庁
METHOD FOR CALCULATING EFFECTIVE BUFFER DEPTH OF UNDERGROUND RADIOACTIVITY例文帳に追加
地中放射能の実効緩衝深度の算出方法 - 特許庁
BUFFER CIRCUIT, CIRCUIT FOR DRIVING DISPLAY DEVICE AND DISPLAY DEVICE例文帳に追加
バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置 - 特許庁
A buffer control part (30) performs output control of the buffer (20) such that the memory access parameter is outputted in order corresponding to each bank of the multi-bank memory from the buffer (20).例文帳に追加
バッファ制御部(30)は、バッファ(20)からマルチバンクメモリの各バンクに対応する順にメモリアクセスパラメータが出力されるようにバッファ(20)の出力制御を行う。 - 特許庁
The bits are directly read from the first interleaver buffer 82 and written to the physical channel buffer 84 by using the decided address of the physical channel buffer 84.例文帳に追加
これらのビットは、直接、第1インタリーババッファ82から読み込まれ、決定された物理チャネルバッファ84のアドレスを使用して物理チャネルバッファ84に書き込まれる。 - 特許庁
A buffer memory 205 records the image signals frame by frame.例文帳に追加
バッファメモリ205は、画像信号をフレームごとに記録する。 - 特許庁
PAGE BUFFER OF VOLATILE MEMORY DEVICE AND ITS PROGRAMMING METHOD例文帳に追加
揮発性メモリ装置の頁バッファ及びそのプログラム方法 - 特許庁
A wiring adding step S4 converts a normal IO buffer 1 into an IO buffer 3 with a dummy terminal, and adds dummy wiring 44 by using the IO buffer 3 with the dummy terminal.例文帳に追加
配線追加ステップS4が、通常IOバッファ1をダミー端子付IOバッファ3に変換し、このダミー端子付IOバッファ3を用いてダミー配線44を追加する。 - 特許庁
A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31.例文帳に追加
後置書込みバッファ12は、アドレス・バッファ27,データ・バッファ29,第1のクロック・タイミング信号,第2のクロック・タイミング信号,アドレス・デコーダ24,書込みイネーブル回路31で構成される。 - 特許庁
CLOCK DISTRIBUTION DESIGNING METHOD AND BUFFER CIRCUIT FOR TREE STRUCTURE例文帳に追加
クロック分配設計方法、及び、木構造のバッファ回路 - 特許庁
DUAL BUFFER CHAMBER CLUSTER TOOL FOR SEMICONDUCTOR WAFER PROCESSING例文帳に追加
半導体ウェーハ処理のためのデュアルバッファチャンバクラスタツール - 特許庁
SEMICONDUCTOR MANUFACTURING APPARATUS HAVING BUFFER MECHANISM AND METHOD例文帳に追加
バッファ機構を有する半導体製造装置及び方法 - 特許庁
OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加
出力バッファ回路及び半導体集積回路装置 - 特許庁
SUBSTRATE CONVEYING ROBOT PROVIDED WITH COLLISION TORQUE BUFFER MECHANISM例文帳に追加
衝突トルク緩衝機構を備えた基板搬送ロボット - 特許庁
BUFFER CIRCUIT, ITS CONTROL METHOD, TUNER CIRCUIT, AND RECEIVER例文帳に追加
バッファ回路及びその制御方法、チューナ回路、受信機 - 特許庁
CLOCK BUFFER CIRCUIT AND CLOCK DISTRIBUTION CIRCUIT USING THE SAME例文帳に追加
クロックバッファ回路及びこれを用いたクロック分配回路 - 特許庁
BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT USING THE SAME例文帳に追加
バッファ回路及びそれを用いた半導体集積回路 - 特許庁
DIFFERENTIAL AMPLIFIER, LOCAL BUFFER CIRCUIT AND RADIO COMMUNICATION DEVICE例文帳に追加
差動増幅器、ローカルバッファ回路及び無線通信装置 - 特許庁
PISTON-CYLINDER EQUIPMENT HAVING BUFFER CHARACTERISTIC DEPENDING ON SPEED例文帳に追加
速度依存の緩衝性を有するピストン−シリンダ装置 - 特許庁
The problem is solved by a microcomputer including a CAN message buffer with at least one CAN message buffer, and a CAN message buffer access management part.例文帳に追加
CANメッセージバッファを少なくとも一つ備えるCANメッセージバッファ部と、CANメッセージバッファアクセス管理部とを具備するマイクロコンピュータによって解決することができる。 - 特許庁
The buffer materials K are unwoven fabrics, elastomer sheets, or sponge plates.例文帳に追加
緩衝材Kは、不織布、エラストマーシート、スポンジ板である。 - 特許庁
MEDIA CONVERTER WITH PACKET BUFFER AND CONTROL METHOD THEREFOR例文帳に追加
パケットバッファを有するメディアコンバータおよびその制御方法 - 特許庁
DATA BUFFER CIRCUIT, INTERFACE CIRCUIT, AND THEIR CONTROL METHODS例文帳に追加
データバッファ回路、インターフェース回路及びその制御方法 - 特許庁
According to the said automatic refresh signal aref and the delay signal tRAS delay, the input buffer generator 34 outputs a control signal buffer gen for controlling input buffers 36, 44 and 46.例文帳に追加
入力バッファジェネレータ34は、前記自動リフレッシュ信号arefと、前記遅延信号tRAS delayとにより、入力バッファ36、44、46を制御する制御信号buffer genを出力する。 - 特許庁
TITANIUM MAGNET CROWN SYSTEM IMPLANT WITH BUFFER STRUCTURE例文帳に追加
緩衝機構を備えたチタン・マグネット・クラウンシステム用インプラント - 特許庁
INPUT BUFFER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加
入力バッファ回路及び半導体集積回路装置 - 特許庁
The electrodes 6 and 7a are formed on the buffer layers.例文帳に追加
バッファ層上に電極6、7が形成されている。 - 特許庁
One XID, the window, always refers to the front buffer.例文帳に追加
1つの XID, つまりウィンドウは常に前面バッファを参照する。 - XFree86
| Copyright © Japan Patent office. All Rights Reserved. |
| 日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2026 License. All rights reserved. WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence |
| Copyright 2001-2004 Python Software Foundation.All rights reserved. Copyright 2000 BeOpen.com.All rights reserved. Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved. Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
