「chip-scale package」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

FIXING METAL FOR CHIP SCALE PACKAGE例文帳に追加

チップ・スケール・パッケージ用固定金具 - 特許庁

CHIP SCALE IC PACKAGE FOR MULTICHIP例文帳に追加

マルチチップ用チップ・スケールＩＣパッケージ - 特許庁

CHIP SCALE PACKAGE, CMOS IMAGE SCALE PACKAGE, AND MANUFACTURING METHOD OF CMOS IMAGE SCALE PACKAGE例文帳に追加

チップスケールパッケージ、ＣＭＯＳイメージスケールパッケージおよびＣＭＯＳイメージスケールパッケージの製造方法 - 特許庁

CHIP SCALE PACKAGE AND PRODUCTION THEREOF例文帳に追加

チップスケールパッケージ及びその製造方法 - 特許庁

MANUFACTURING METHOD OF WAFER LEVEL CHIP SCALE PACKAGE例文帳に追加

ウェハーレベルチップスケールパッケージの製造方法 - 特許庁

CHIP-SCALE PACKAGE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

チップスケールパッケージ及びその製造方法 - 特許庁

CHIP SCALE PACKAGE AND ITS MANUFACTURING METHOD例文帳に追加

チップスケールパッケージおよびその製造方法 - 特許庁

PRODUCTION METHOD OF CHIP-SCALE SEMICONDUCTOR PACKAGE例文帳に追加

チップスケール半導体パッケージの製造方法 - 特許庁

CHIP-SCALE SEMICONDUCTOR PACKAGE AND MANUFACTURE THEREOF例文帳に追加

チップスケ—ル半導体パッケ—ジ及びその製造方法 - 特許庁

MODULE HAVING STACKED CHIP SCALE SEMICONDUCTOR PACKAGE例文帳に追加

スタックドチップスケール半導体パッケージを有するモジュール - 特許庁

MANUFACTURING METHOD OF CHIP-SCALE PACKAGE AND MANUFACTURING METHOD OF IC CHIP例文帳に追加

チップスケールパッケージの製造方法及びＩＣチップの製造方法 - 特許庁

WAFER LEVEL CHIP-SCALE PACKAGE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ウェハーレベルチップスケールパッケージ及びその製造方法 - 特許庁

A wafer level chip scale package includes a semiconductor chip 410 having multiple edge pads.例文帳に追加

複数のエッジパッドが備えられた半導体チップ４１０を含む。 - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE AND METHOD OF FABRICATING THE SAME例文帳に追加

ウェハレベルチップスケールパッケージおよびそれを製造する方法 - 特許庁

METHOD FOR AIRTIGHTLY SEALING THIN SEMICONDUCTOR CHIP SCALE PACKAGE例文帳に追加

薄型半導体チップスケ—ル・パッケ—ジを密封する方法 - 特許庁

THIN PRINTED CIRCUIT BOARD SUBSTRATE FOR MANUFACTURING CHIP SCALE PACKAGE例文帳に追加

チップスケールパッケージ製造のための薄型印刷回路基板 - 特許庁

To protect the solder joint of a chip scale package(CSP) against breakage and to prevent breakdown of the CSP.例文帳に追加

チップ・スケール・パッケージ（Chip Scale Package，ＣＳＰ）のはんだ接合部の破断を防止するとともに、ＣＳＰの絶縁破壊を防止する。 - 特許庁

METAL CHIP SCALE SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ） - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING SAME例文帳に追加

イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁

FLIP-CHIP SEMICONDUCTOR DEVICE FOR MOLDED CHIP-SCALE PACKAGE, AND ASSEMBLING METHOD THEREFOR例文帳に追加

成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 - 特許庁

Thus, the silicon microphone is configured in a WLCSP (Wafer Level Chip Scale Package) type package form.例文帳に追加

これにより、シリコンマイクロホンは、ＷＬＣＳＰ型のパッケージ形態に構成されている。 - 特許庁

CMOS IMAGE SENSOR CHIP SCALE PACKAGE WITH DIE RECEIVING THROUGH-HOLE AND METHOD OF THE PACKAGE例文帳に追加

ダイ収容スルーホールを備えたＣＭＯＳ撮像素子チップスケールパッケージおよびその方法 - 特許庁

METHOD FOR MANUFACTURING WAFER-LEVEL CHIP SCALE PACKAGE USING REDISTRIBUTION LINE SUBSTRATE例文帳に追加

再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 - 特許庁

PRINTED WIRING BOARD FOR CHIP-SCALE PACKAGE SUPERIOR IN SOLDER BALL ADHESION例文帳に追加

ハンダボール密着性に優れたチップスケールパッケージ用プリント配線板 - 特許庁

GLASS SUBSTRATE FOR SEMICONDUCTOR ELEMENT AND CHIP SCALE PACKAGE USING THE SAME例文帳に追加

半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ - 特許庁

To provide a thin printed circuit board substrate for manufacturing a chip scale package.例文帳に追加

チップスケールパッケージ製造のための薄型印刷回路基板を提供する。 - 特許庁

CHIP SCALE PACKAGE, CIRCUIT BOARD, ELECTRONIC MODULE AND METHOD FOR DESIGNING CIRCUIT BOARD例文帳に追加

チップスケールパッケージ、回路基板、電子モジュール、及び、回路基板の設計方法 - 特許庁

To provide a chip scale package dispensing with wire bonding of big occupied area.例文帳に追加

占有面積が大きいワイヤボンディングが不要であるチップスケールパッケージの提供。 - 特許庁

The chip scale package of the CMOS image sensor includes a transparent substrate 110 used as a support structure of a package.例文帳に追加

ＣＭＯＳイメージセンサのチップスケールパッケージは、パッケージの支持構造となる透明基板１１０からなる。 - 特許庁

A chip scale package (5 to 8) is respectively mounted to four corners of the wiring substrate 2.例文帳に追加

配線基板２の四隅には、夫々チップスケールパッケージ５〜８が搭載されている。 - 特許庁

To provide a chip-scale package which is easily packaged and is excellent in packaging reliability.例文帳に追加

実装が容易で、しかも実装信頼性に優れたチップ・スケール・パッケーシの提供。 - 特許庁

To provide a chip scale package, a printed circuit board and a method for designing a printed circuit board.例文帳に追加

チップスケールパッケージ、印刷回路基板、印刷回路基板の設計方法を提供する。 - 特許庁

To effectively reduce the packaging cost for manufacture of a chip-scale semiconductor device package.例文帳に追加

半導体装置のチップスケールパッケージの製造において、パッケージングコストを効果的に削減する。 - 特許庁

As shown in Figure (b), a bare chip 53 is directly packaged on a digital amplifier substrate 55 using a WL-Chip Scale Package (Wafer Level Chip Size Package), and a peripheral circuit component 54 of the bare chip 53 is packaged, and the contact terminal 57 is attached at a speaker connecting terminal.例文帳に追加

図（ｂ）に示すように、ベアチップ５３がディジタルアンプ回路基板５５の上にＷＬ−ＣＳＰ（Wafer Level Chip Size Package）によって直接実装され、ベアチップ５３の周辺回路部品５４が実装され、接触端子５７がスピーカ接続端子に取り付けられる。 - 特許庁

To disclose a method of manufacturing a near-chip scale packaging (CSP) lead-counts lead frame and partially pattern-formed lead frame package.例文帳に追加

リード部の総数がチップスケールのパッケージング（ＣＳＰ）に近い（near-chip scale packaging (CSP) lead-counts）、リードフレームおよび部分的にパターン形成したリードフレームパッケージの製造方法が開示される。 - 特許庁

CHIP-SCALE PACKAGE STACKED ON INTERCONNECT BODY FOLDED FOR VERTICAL ASSEMBLY ON SUBSTRATE例文帳に追加

基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ - 特許庁

To provide a method for manufacturing a chip scale package with improved reliability at a wafer level.例文帳に追加

信頼性を向上させることができるチップスケールパッケージをウェーハレベルで製造する方法を提供する。 - 特許庁

To provide an isolation structure of a chip scale package of a CMOS image sensor device, and to provide its manufacturing method.例文帳に追加

ＣＭＯＳイメージセンサ装置のチップスケールパッケージの絶縁構造とその製造方法を提供する。 - 特許庁

A chip scale atomic clock includes a physical package 102 and a laser die 110 arranged in a first thermal zone 118 of the physical package 102.例文帳に追加

チップスケール原子時計は、物理パッケージ１０２と、この物理パッケージ１０２の第１熱領域１１８に配置されるレーザーダイ１１０と、を有する。 - 特許庁

To provide a structure and method for a chip-scale package stacked on an interconnect film for a vertical assembly on a substrate.例文帳に追加

基板上の垂直組立体用の相互接続フィルム上にスタックするチップスケールパッケージの構造と方法。 - 特許庁

To provide a structure which prevents occurrence of cracks in metal patterns when a wafer level chip scale package undergoes a thermal cycling test.例文帳に追加

ウェハレベルチップスケールパッケージの熱サイクリングテストの際、金属パターンへのクラック発生を防止する構造を提供する。 - 特許庁

To provide a solution for solving a yield problem in the manufacturing of a wafer level CSP(Chip Scale Package).例文帳に追加

ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）製造における歩留まり問題解決方法を提供する。 - 特許庁

To provide a chip scale package which improves reliability of packages and a method for manufacturing it at wafer levels.例文帳に追加

パッケージの信頼性を向上させることができるチップスケールパッケージ及びウェーハレベルでこれを製造する方法を提供する。 - 特許庁

To provide a chip-scale package structure which can reduce the thickness, weight, and size and can increase the reliability, and also to provide a method of manufacturing the same.例文帳に追加

薄型軽量小型化、且つ信頼性を向上できるチップスケールパッケージ構造及びその製造方法を提供する。 - 特許庁