「cyclic shift」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a coding arithmetic circuit for performing respectively cyclic code and convolution code arithmetic operations that eliminates the need for preparing a shift register with the same length as a maximum order of a generation polynomial required for a system so as to reduce the circuit scale and freely set the generation polynomial.例文帳に追加

巡回符号演算と畳み込み符号演算のそれぞれの符号化演算回路にシステムで必要とされる生成多項式の最大次数と同じ長さのシフトレジスタを用意することを不要にして回路規模を削減し、生成多項式の設定を自由に行う。 - 特許庁

R×M pieces of sequence specified by a ZC sequence number r(r=1 to R) and a cyclic shift sequence number m (m=1 to M) are classified into a plurality of sequence groups X (X=1 to R) in accordance with the transmission bandwidth of a reference signal, so that the ZC sequence is allocated to each cell in each sequence group unit.例文帳に追加

ＺＣ系列番号ｒ（ｒ＝１〜Ｒ）と巡回シフト系列番号ｍ（ｍ＝１〜Ｍ）とで特定されるＲ×Ｍ個の系列をリファレンス信号の送信帯域幅に応じて複数の系列グループＸ（Ｘ＝１〜Ｒ）に分類し、各系列グループ単位でＺＣ系列を各セルに割り当てる。 - 特許庁

To provide a radio communication method, along with a radio communication system and base station apparatus, capable of improving the CQI reception performance, even when a delay or the like is caused in a propagation path, a transmission timing error is caused, or a residual interference is generated between cyclic shift amounts of different ZC sequences.例文帳に追加

伝搬路に遅延等が生じた場合、送信タイミング誤差が発生した場合、または、ＺＣ系列の異なる循環シフト量間に残留干渉が発生する場合でも、ＣＱＩ受信性能の向上を図る無線通信方法、無線通信システム及び基地局装置を提供する。 - 特許庁

A calculation section 415 uses a decoding halfway result D414 supplied from the decoding halfway result storage memory 1103 via the cyclic shift circuit to carry out a second arithmetic operation corresponding to arithmetic operations of six variable nodes and stores a decoding halfway result D415 obtained as a result into a decoding halfway result storage memory 1104.例文帳に追加

計算部415は、復号途中結果格納用メモリ1103からサイクリックシフト回路を介して供給される復号途中結果D414を用いて、６つのバリアブルノードの演算に対応する第２の演算を行い、その結果得られる復号途中結果D415を復号途中結果格納用メモリ1104に記憶させる。 - 特許庁

A calculation section 1102 uses a decoding halfway result D1101 supplied from a decoding halfway result storage memory 1104 via a cyclic shift circuit 1101 to carry out a first arithmetic operation corresponding to three check node arithmetic operations and stores a decoding halfway result D1102 obtained as a result into a decoding halfway result storage memory 1103.例文帳に追加

計算部1102は、復号途中結果格納用メモリ1104からサイクリックシフト回路1101を介して供給される復号途中結果D1101を用いて、３つのチェックノード演算に対応する第１の演算を行い、その結果得られる復号途中結果D1102を復号途中結果格納用メモリ1103に記憶させる。 - 特許庁