| 例文 |
delay calculationの部分一致の例文一覧と使い方
該当件数 : 395件
METHOD FOR DELAY ADJUSTMENT AND METHOD FOR DELAY VALUE CALCULATION例文帳に追加
遅延調整方法および遅延値計算方法 - 特許庁
DELAY CALCULATION METHOD AND RECORDING MEDIUM WITH DELAY CALCULATION PROGRAM DESCRIBED THEREIN例文帳に追加
遅延計算方法及び遅延計算プログラムを記載した記録媒体 - 特許庁
ACOUSTIC APPARATUS, TIME DELAY CALCULATION METHOD, AND TIME DELAY CALCULATION PROGRAM例文帳に追加
音響装置、時間遅延算出方法および時間遅延算出プログラム - 特許庁
DELAY CALCULATION METHOD AND STORAGE MEDIUM RECORDING DELAY VALUE CALCULATION PROGRAM例文帳に追加
遅延計算方法及び遅延値計算プログラムを記録した記録媒体 - 特許庁
A propagation delay time calculation unit measures a propagation delay time.例文帳に追加
伝搬遅延時間算出部は、伝搬遅延時間を計測する。 - 特許庁
DELAY VARIATION ANALYSIS UNIT, AND DELAY VARIATION CALCULATION METHOD例文帳に追加
遅延ばらつき解析装置及び遅延ばらつき算出方法 - 特許庁
METHOD OF DELAY CALCULATION IN INTEGRATED CIRCUIT, TIMING ANALYSIS SYSTEM, AND DELAY CALCULATION PROGRAM例文帳に追加
集積回路の遅延時間計算方法及びタイミング解析システム、遅延時間計算プログラム - 特許庁
SEMICONDUCTOR CIRCUIT APPARATUS AND DELAY DIFFERENCE CALCULATION METHOD例文帳に追加
半導体回路装置、遅延差算出方法 - 特許庁
Statistical delay value calculation process is executed by a statistical delay value calculation part 506.例文帳に追加
そして、統計的遅延値算出部506により、統計的遅延値算出処理を実行する。 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND DELAY CALCULATION METHOD例文帳に追加
半導体集積回路および遅延計算方法 - 特許庁
PROPAGATION DELAY CALCULATION DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, PROPAGATION DELAY CALCULATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND PROPAGATION DELAY CALCULATION PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路の伝播遅延計算装置、半導体集積回路の伝播遅延計算方法及び半導体集積回路の伝播遅延計算プログラム - 特許庁
To provide a delay time calculation method for calculating a delay time whose error is small in the delay time calculation of a logic circuit.例文帳に追加
論理回路の遅延時間計算において、誤差の小さい遅延時間を計算できる遅延時間計算方法を提供する。 - 特許庁
DELAY CALCULATION METHOD, TIMING ANALYSIS METHOD, APPROXIMATION METHOD OF NETWORK OF CALCULATION OBJECT, AND DELAY CONTROL METHOD例文帳に追加
遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 - 特許庁
DELAY CALCULATION/TIMING VERIFICATION METHOD FOR LOGICAL CIRCUIT AND DELAY VERIFICATION DEVICE例文帳に追加
論理回路の遅延計算・タイミング検証方法および遅延検証装置 - 特許庁
A delay amount calculation section 23 creates a delay profile of the OFDM signal.例文帳に追加
遅延量算出部23は、OFDM信号の遅延プロファイルを作成する。 - 特許庁
First a delay spread calculation section 1061 of the maximum delay time setting section 106 calculates the delay spread.例文帳に追加
まず、最大遅延時間設定部106の遅延スプレッド算出部1061で遅延スプレッドを算出する。 - 特許庁
LOAD GENERATION METHOD FOR DELAY CALCULATION AND RECORDING MEDIUM例文帳に追加
遅延計算用負荷生成方法および記録媒体 - 特許庁
To provide a delay time calculation apparatus and a delay time calculation method that can early determine delay.例文帳に追加
本発明によれば、遅延の発生を早期に判断することのできる、遅延時間算出装置、及び遅延時間算出方法が提供される。 - 特許庁
PACKET COMMUNICATION QUALITY MEASUREMENT METHOD AND DELAY CALCULATION APPARATUS例文帳に追加
パケット通信品質測定方法および遅延算出装置 - 特許庁
Then, a delay time calculation part 26 multiplies the delay time calculated by the cross talk value calculation part 24 by the coefficients.例文帳に追加
そして、遅延時間計算部26は、クロストーク値計算部24によって計算された遅延時間に係数を乗算する。 - 特許庁
A stream delay difference calculation part 108 calculates delay difference between the two streams in switching.例文帳に追加
ストリーム遅延差算出部108は切換時に、2つのストリーム間の遅延差を算出する。 - 特許庁
The delay calculation device has: a storage device (14) holding a clock circuit delay library (17) storing clock circuit delay data obtained by the delay calculation of the clock circuit; and a delay calculation means (11, 16) performing the delay calculation of the structured ASIC 1 including the clock circuit (5), and generating delay calculation result data of the structured ASIC (1).例文帳に追加
当該遅延計算装置は、クロック回路(5)の遅延計算によって得られたクロック回路遅延データを格納するクロック回路遅延ライブラリ(17)を保持する記憶装置(14)と、前記クロック回路(5)を含むストラクチャードASIC(1)の遅延計算を行って前記ストラクチャードASIC(1)の遅延計算結果データを生成する遅延計算手段(11、16)とを具備する。 - 特許庁
To provide a delay time calculation method, a delay time calculation device and a recording medium that can shorten processing time.例文帳に追加
処理時間の短縮化を図り得る遅延時間算出方法、遅延時間算出装置及び記録媒体を提供すること。 - 特許庁
POSITIONING CALCULATION DEVICE AND CALCULATING METHOD FOR DELAY AMOUNT IN IONIZED LAYER例文帳に追加
測位用演算装置及び電離層遅延量算出方法 - 特許庁
An output stage gate delay/wiring delay calculation module 6 generates output stage gate delay/wiring delay information 7 on the basis of the result 5 and delay calculation instruction information (threshold voltage and waveform inclination information, etc.), 9.例文帳に追加
出力段ゲート遅延・配線遅延計算モジュール6は、過渡解析結果5と遅延算出指示情報(しきい値電圧,波形傾き情報等)9とを基に、出力段ゲート遅延・配線遅延情報7を生成する。 - 特許庁
A delay section 108 absorbs delay time generated at a section power calculation section 102.例文帳に追加
遅延部108は、区間電力算出部102において発生する遅延時間を吸収する。 - 特許庁
To provide an LSI design support device for realizing delay calculation of high accuracy and delay estimation.例文帳に追加
高精度のディレイ計算及びディレイ予測を実現したLSI設計支援装置を提供する。 - 特許庁
A delay amount calculation section 109 calculates a delay amount of the reception clock CL on the basis of the detected phase difference and provides an output of the delay amount to a delay section 110.例文帳に追加
遅延量算出部109は、検出された位相差から受信用クロックCLの遅延量を算出して、遅延部110に出力する。 - 特許庁
A delay profile calculation part 50 of an equalization coefficient calculation part 30 calculates a delay profile by performing IFFT of an equalization error calculated by an equalization error calculation part 31.例文帳に追加
等化係数算出部30の遅延プロファイル算出部50は、等化誤差算出部31により算出された等化誤差をIFFTして遅延プロファイルを算出する。 - 特許庁
DATA TRANSMISSION DELAY TIME CALCULATION METHOD IN NETWORK TYPE CONTROL SYSTEM例文帳に追加
ネットワーク型制御システムでのデータ送信遅延時間算出方法 - 特許庁
To apply a delay calculation algorithm of high order which has high delay calculation precision from a stage of function design.例文帳に追加
機能設計の段階から遅延計算精度の高い高次の遅延計算アルゴリズムを適用できるLSI設計方法を提供する。 - 特許庁
DELAY TIME CALCULATION METHOD, DEVICE THEREOF AND RECORDING MEDIUM例文帳に追加
遅延時間算出方法、遅延時間算出装置、及び記録媒体 - 特許庁
The delay calculation means (11, 16) takes out at least partial data of the clock circuit delay data from the clock circuit delay library (17), and merges them to the delay calculation result data.例文帳に追加
遅延計算手段(11、16)は、前記クロック回路遅延データの少なくとも一部を前記クロック回路遅延ライブラリ(17)から取り出し、前記遅延計算結果データにマージするように構成されている。 - 特許庁
An input delay/wiring delay calculation module 10 calculates gate delay/wiring delay 11 on the basis of the information 1, the information 7 and delay library information (a delay value excluding output stage delay) 12.例文帳に追加
入力遅延・配線遅延計算モジュール10は、ゲート回路ネット情報1と出力段ゲート遅延・配線遅延情報7と遅延ライブラリ情報(出力段遅延を除く遅延値)12とを基に、ゲート遅延・配線遅延11を算出する。 - 特許庁
METHOD AND DEVICE FOR CALCULATING DELAY OF GATE AND RECORDING MEDIUM STORING GATE DELAY CALCULATION PROGRAM例文帳に追加
ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 - 特許庁
COMMUNICATION APPARATUS, COMMUNICATION SYSTEM, MEASUREMENT TIME SETTING METHOD OF DELAY TIME, DELAY TIME CALCULATION METHOD, AND PROGRAM例文帳に追加
通信装置、通信システム、遅延時間の測定時間設定方法、遅延時間算出方法およびプログラム - 特許庁
DELAY CALCULATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND CELL CHARACTERIZATION METHOD例文帳に追加
半導体集積回路の遅延計算方法およびセルキャラクタライズ方法 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|