「diffused junction transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The n-type layer has a charge output portion which is diffused from the pn junction to the substrate surface, and the charge output is connected in a circuit to an MOS transistor for charge read-out.例文帳に追加

Ｎ型層はＰＮ接合部分から基板表面まで拡散された電荷出力部分を有しており、当該部分は電荷読み出し用のＭＯＳトランジスタに回路的に接続されている。 - 特許庁

When a polysilicon film 21 is doped with a dopant that diffuses into the junction layer of the transistor, dopant diffused into a polysilicon film spreads into a junction layer 12 in a subsequent process, whereby a reduction in depth of the junction layer caused by overetching at the formation of a contact hole and a junction leakage current caused by misalignment at the formation of a contact hole can be compensated.例文帳に追加

また、トランジスタの接合層コンタクトで接合層にドーピングされたドーパントをポリシリコン膜２１にドーピングさせて使用する場合、後続の工程時にポリシリコン膜内にドーピングされたドーパントが接合層１２に広がってコンタクトホール形成時の過度蝕刻にともなう接合層の深さの減少、コンタクトホールの形成時の誤整列等による接合漏洩電流問題を補償できる。 - 特許庁

To provide a vertical type transistor having a buried junction in which a dopant concentration can be highly maintained while a depth of a junction where dopant is diffused can be controlled, which achieve improved contact resistance, and improve threshold voltage (Vt) of a channel by reducing the distance of separation between the channel region and the buried junction, and method for forming the same.例文帳に追加

ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。 - 特許庁

A photodiode small in junction capacity is made of an N-type epitaxial layer 6 and a P-type epitaxial layer 3, and the photodiode is surrounded by a P+-type buried isolated diffused layer 4 and a P-type isolated diffused layer 7 and electrically isolated from a signal processing circuit including a MOS structure of transistor.例文帳に追加

Ｎ型エピタキシャル層６とＰ型エピタキシャル層３とにより接合容量の小さいフォトダイオードが形成され、そのフォトダイオードが、Ｐ^+型埋め込み分離拡散層４およびＰ型分離拡散層７によって取り囲まれて、ＭＯＳ構造のトランジスタを含む信号処理回路と電気的に分離される。 - 特許庁

A DMOS (double diffused metal oxide semiconductor) transistor 23 and the pn junction diode 22a are formed on one SOI layer 13b surrounded by trench separation 15 in a shape that they are insulated electrically by a p-type diffusion layer 20 formed in a state of being levitated electrically on the SOI layer 13b surrounded by the trench separation 15.例文帳に追加

トレンチ分離１５で囲まれた１つのＳＯＩ層１３ｂには、ＤＭＯＳトランジスタ２３と温度検出用ＰＮ接合ダイオード２２ａとが、電気的に浮いた状態で形成されるＰ型拡散層２０によって電気的に絶縁される形で形成されている。 - 特許庁