例文 (7件) |
gate limiterの部分一致の例文一覧と使い方
該当件数 : 7件
A gate generator 15 controls the inverter apparatus on the basis of the torque-commanding value regulated by the torque limiter 14.例文帳に追加
ゲート生成部15は前記トルク制限部14にて制限されたトルク指令値に基づいて前記インバータを制御する。 - 特許庁
Also, a current limiter, having FETs, is used for protecting the down converter against damage caused by a negative voltage appearing at the gate of the GCT thyristor, when the GCT thyristor receives a reverse direction load current.例文帳に追加
また、GCTサイリスタが逆方向負荷電流を受取る場合に、GCTのゲートに現れる負電圧によってダウンコンバータが損傷されるのを防止するために、FETを有する電流リミッタが使用される。 - 特許庁
The ultra low dropout voltage regulator includes a chip driving unit, a low voltage reference voltage generation unit, a pass element, a feedback resistor, a gate drive stage, an overheat protection circuit, an overcurrent limiter, and an overheat protection control logic.例文帳に追加
チップ駆動部と、低電圧基準電圧発生部と、パスエレメントと、フィードバック抵抗と、ゲートドライブ端と、過熱防止回路と、過電流制限器と、過熱防止制御ロジックとを含む。 - 特許庁
A clock extraction circuit 19 comprising differential amplifiers 44, 47, limiter amplifiers 45, 48, and an OR gate 49 in the reception side 2 extracts the clock signal on the basis of the received signal and detected outputs by a data 'H' level detection circuit 17 and a data 'L' peak detection circuit 18.例文帳に追加
受信側2では、受信信号およびそのデータ「H」レベル検出回路17およびデータ「L」ピーク検出回路18の検出出力に基づき、差動増幅器44、47、リミッタアンプ45、48およびORゲート49によりなるクロック抽出回路19でクロック信号を抽出する。 - 特許庁
The current controller 301 comprises proportional/integral controllers 303, 307, and transformation matrixes 304, 309, 310 and the modulating section 311 outputting a gate signal by modulating an input voltage by spatial vector pulse width modulation system comprises a limiter 311a or limiting the selecting range of voltage vector due to overmodulation.例文帳に追加
これにより、電動機の運転中の過度状態に対応するための対応電圧を選択する際、従来とは異なって電動機の動特性を考慮したベクトル過変調方法により選択するので、電動機の運転に必要な最適の電圧を選択しうる。 - 特許庁
When the over voltage of a secondary power supply voltage VS is detected by an overvoltage detection and clamp circuit 5, the gate voltages of first and second transistors 1a and 1b in a current mirror circuit 1 are lowered by a current limiter circuit 4, and a secondary current flowing to the second transistor 1b is limited via an external resistor R10.例文帳に追加
過電圧検出およびクランプ回路5が二次側電源電圧VSの過電圧を検出すると、電流制限回路4がカレントミラー回路1における第1、第2のトランジスタ1a、1bのゲート電圧を低下させ、外付け抵抗R10を介して第2のトランジスタ1bに流れる二次側電流を制限する。 - 特許庁
An N-channel FET connected in series to a plus side line of a DC power source can also be available as a rush current limiter not only by utilizing its drain/source as a switching element but also by applying voltage to the gate of the FET with desired inclination to realize operation like class-A amplification.例文帳に追加
直流電源のプラス側のラインに直列接続されたNチャンネル型のFETは、そのドレイン・ソースをスイッチング素子とするばかりか、FETのゲートに所望の傾きで電圧を印加させA級増幅のような動作を実現させることでラッシュ電流制限素子としても利用することができる。 - 特許庁
例文 (7件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |