「gate memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

METHOD FOR MANUFACTURING SPLIT-GATE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

スプリットゲート型半導体メモリ素子の製造方法 - 特許庁

SPLIT GATE TYPE MEMORY DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

スプリットゲート型メモリ素子及びその製造方法 - 特許庁

NAND FLASH MEMORY HAVING CLOSELY-SPACED MEMORY GATE AND MANUFACTURING METHOD例文帳に追加

密集したメモリゲートを有するＮＡＮＤフラッシュメモリ及び製作方法 - 特許庁

The memory cell array 2 includes a plurality of memory cells including a floating gate.例文帳に追加

メモリセルアレイ２は、フローティングゲートを備える複数のメモリセルを有している。 - 特許庁

A memory cell MC has a floatig gate 8, a gate-to-gate insulating layer 10, a control gate 11, and a protection insulating layer 20.例文帳に追加

メモリセルＭＣは、フローティングゲート８と、ゲート間絶縁層１０と、コントロールゲート１１と、保護絶縁層２０とを有している。 - 特許庁

MEMORY CELL EQUIPPED WITH DUAL GATE TRANSISTOR WITH INDEPENDENT AND ASYMMETRICAL GATE例文帳に追加

独立の非対称ゲートを有するデュアル・ゲート・トランジスタが設けられたメモリ・セル - 特許庁

CHARGE TRAPPING NONVOLATILE MEMORY AND ITS GATE BY GATE ERASING METHOD例文帳に追加

電荷トラッピング不揮発性メモリおよびそのゲートバイゲート消去のための方法 - 特許庁

The memory gate 17 adjoins the selection gate 18 through the stacked film 15.例文帳に追加

メモリゲート１７は、積層膜１５を介して選択ゲート１８に隣接する。 - 特許庁

NONVOLATILE MEMORY WITH SINGLE GATE AND ITS OPERATING METHOD例文帳に追加

シングルゲートの不揮発性メモリ及びその操作方法 - 特許庁

METHOD FOR FORMING GATE ELECTRODE IN NONVOLATILE MEMORY DEVICE例文帳に追加

不揮発性メモリ素子のゲート電極形成方法 - 特許庁

NON-VOLATILE SEMICONDUCTOR MEMORY UTILIZING FLOATING GATE例文帳に追加

フローティングゲートを利用した半導体不揮発性メモリ - 特許庁

SPLIT-GATE NONVOLATILE MEMORY AND ITS MANUFACTURING METHOD例文帳に追加

スプリットゲート型不揮発性メモリとその製造方法 - 特許庁

IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING例文帳に追加

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁

CELL OPERATING METHOD USING GATE INJECTION FOR FLOATING-GATE NAND FLASH MEMORY例文帳に追加

浮遊ゲートＮＡＮＤフラッシュメモリ用のゲート注入を用いるセル動作方法 - 特許庁

The memory gate 17 is adjacent to the selection gate 18 with the lamination film 15 in between.例文帳に追加

メモリゲート１７は、積層膜１５を介して選択ゲート１８に隣接する。 - 特許庁

The control gate electrode CG is higher than the memory gate electrode MG.例文帳に追加

制御ゲート電極ＣＧの高さよりも、メモリゲート電極ＭＧの高さが低い。 - 特許庁

The memory device includes an insulation film, an active pattern, a gate insulation film and a gate electrode.例文帳に追加

メモリ素子は、絶縁膜、アクティブパターン、ゲート絶縁膜、及びゲート電極を含む。 - 特許庁

To provide a split-gate type nonvolatile memory which can reduce leakage current, by relaxing the strength of an electric field generated between a control gate electrode and a memory gate electrode, wherein the control gate electrode and the memory gate electrode are arranged mutually close.例文帳に追加

コントロールゲート電極とメモリゲート電極間に発生する電界強度を緩和してリーク電流を低減できる、コントロールゲート電極とメモリゲート電極が近接するスプリットゲート型不揮発性メモリを提供する。 - 特許庁

A word line WL is arranged on the memory gate MG.例文帳に追加

メモリゲートＭＧ上にワード線ＷＬが配される。 - 特許庁

FLOATING GATE ELECTRODE FORMING METHOD OF FLASH MEMORY ELEMENT例文帳に追加

フラッシュメモリ素子のフローティングゲート電極形成方法 - 特許庁

SPLIT-GATE FLASH MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR例文帳に追加

スプリットゲート型フラッシュメモリ素子及びその製造方法 - 特許庁

METHOD OF FORMING SELF-ALIGNED FLOATING GATE IN FLASH MEMORY CELL例文帳に追加

フラッシュメモリセルの自己整列フローティングゲート形成方法 - 特許庁

To reduce the cell size of a memory cell of a double gate structure.例文帳に追加

ダブルゲート構造のメモリセルのセルサイズを縮小する。 - 特許庁

A gate transistor is connected to the memory cell unit in series.例文帳に追加

ゲートトランジスタは、メモリセルユニットに直列に接続される。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE USING FERROELECTRIC GATE TRANSISTOR例文帳に追加

強誘電体ゲートトランジスタを用いた半導体記憶装置 - 特許庁

CONDUCTIVE METAL OXIDE GATE FERROELECTRIC MEMORY TRANSISTOR例文帳に追加

導電性金属酸化物ゲート強誘電体メモリトランジスタ - 特許庁

SPLIT GATE TYPE FLASH MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

スプリットゲート型フラッシュメモリ素子およびその製造方法 - 特許庁

SPLIT-GATE TYPE FLASH MEMORY ELEMENT AND METHOD OF MANUFACTURING THE SAME例文帳に追加

スプリットゲート型フラッシュメモリ素子及びその製造方法 - 特許庁

LAMINATED GATE STRUCTURE FOR NONVOLATILE MEMORY DEVICE, NONVOLATILE MEMORY CELL, NONVOLATILE MEMORY DEVICE AND NOR TYPE NONVOLATILE MEMORY CELL例文帳に追加

不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、ＮＯＲ型不揮発性メモリセル - 特許庁

The bottom of the memory gate GE2 is located lower than the bottom of the control gate GE1.例文帳に追加

メモリゲートＧＥ２の底部の位置はコントロールゲートＧＥ１の底部の位置よりも低い。 - 特許庁

To provide a split gate flash memory cell equipped with a peak floating gate that is improved in coupling ratio between the peak floating gate and a control gate, and to provide a method of manufacturing the memory cell.例文帳に追加

ピークフローティングゲートと制御ゲートとの間の結合比を向上させたピークフローティングゲートを備えるスプリットゲートフラッシュメモリセル及びその製造方法を提供する。 - 特許庁

In the non-volatile semiconductor memory device of split gate structure, memory cells of different gate lengths are integrated because read-out current and read and write endurance are in tradeoff condition due to the gate length of a memory gate.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、読み出し電流と書き換え耐性はメモリゲートのゲート長によりトレードオフの関係にあるため、ゲート長の異なるメモリセルを集積する。 - 特許庁

Insulator films 5 are formed between a memory gate electrode MG of a split gate type nonvolatile memory and a p-type well PW1, and between a control gate electrode CG and the memory gate electrode MG.例文帳に追加

スプリットゲート型の不揮発性メモリのメモリゲート電極ＭＧとｐ型ウエルＰＷ１との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間には、絶縁膜５が形成されている。 - 特許庁

A memory cell array MS is composed of stack gate structured memory cells, having control gate electrodes 12(CG) and floating gate electrodes 16(FG).例文帳に追加

メモリセルアレイ部ＭＳは、コントロールゲート電極１２（ＣＧ）及びフローティングゲート電極１６（ＦＧ）を有するスタックゲート構造のメモリセルから構成される。 - 特許庁

To provide a flash memory element in which the gate capacity coupling rate is enhanced between a floating gate and a control gate.例文帳に追加

フローティングゲートとコントロールゲートとの間のゲートキャパシティブカップリング率を向上させたフラッシュメモリ素子を提供する。 - 特許庁

A portion of the memory gate 8 is formed on the one side surface of the selection gate 6, and other portion of the memory gate 8 is electrically isolated from the selection gate 6 and a p-type well 2, with an oxide-nitride-oxide (ONO) film 7 formed in a lower portion of the memory gate therebetween.例文帳に追加

メモリゲート８は、一部が選択ゲート６の一方の側面に形成され、他部がメモリゲート８の下部に形成されたＯＮＯ膜７を介して選択ゲート６およびｐ型ウエル２と電気的に分離されている。 - 特許庁

The side surface of the memory gate 115 in contact with the control gate 126 is formed by etch back.例文帳に追加

コントロールゲート１２６と接するメモリーゲート１１５の側面をエッチバックにより形成する。 - 特許庁

A step is formed on the substrate surface of a selector gate 8 and the substrate surface of a memory gate 15.例文帳に追加

選択ゲート８の基板表面とメモリゲート１５の基板表面に段差を設ける。 - 特許庁

SELF ADJUSTMENT METHOD FOR FORMING A SERIES OF SEMICONDUCTOR MEMORY FLOATING GATE MEMORY CELLS WHICH HAVE GATE SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ - 特許庁

COLUMN GATE CONTROL METHOD IN SEMICONDUCTOR MEMORY DEVICE AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体記憶装置におけるコラムゲ—トの制御方法及び半導体記憶装置 - 特許庁

SPLIT-GATE TYPE FLASH MEMORY ELEMENT AND METHOD OF MANUFACTURING THE SAME例文帳に追加

スプリットゲート型のフラッシュメモリ素子及びその製造方法 - 特許庁

3.5 TRANSISTOR NONVOLATILE MEMORY CELL USING GATE BREAKDOWN PHENOMENA例文帳に追加

ゲート降伏現象を用いた３．５トランジスタ不揮発性メモリセル - 特許庁

METHOD FOR MANUFACTURING FLASH MEMORY HAVING U-SHAPED FLOATING GATE例文帳に追加

Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 - 特許庁

VERTICAL SEPARATION GATE FLASH MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

垂直型分離ゲートフラッシュメモリセル及びその製造方法 - 特許庁

MOBILE EXCHANGE, HOME MEMORY NODE UNIT AND GATE EXCHANGE例文帳に追加

移動体交換機、ホームメモリ・ノード装置および関門交換機 - 特許庁