「gate memory」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A cavity 8a is provided adjacent to an upper oxide film 6 under the end of a memory gate 7 between a nitride film 5 as a charge accumulating film and the memory gate 7.例文帳に追加

電荷蓄積膜である窒化膜５と、メモリゲート７との間であってメモリゲート７の端部下に空洞８ａを、上部酸化膜６に隣接して設ける。 - 特許庁

SPLIT GATE-TYPE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD OF SAME例文帳に追加

スプリットゲート型の不揮発性の半導体メモリ素子及びその製造方法 - 特許庁

ONE KIND OF LOW VOLTAGE OPERATION AND NONVOLATILE FERROELECTRIC MEMORY HAVING FLOATING GATE例文帳に追加

一種の低電圧操作とフローティングゲートを持つ不揮発性フェロエレクトリックメモリー - 特許庁

In the nonvolatile semiconductor memory device having a split gate structure, a memory gate is formed on a protruding type substrate, and its side surface is used as a channel.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、メモリゲートが凸型基板上に形成され、その側面をチャネルとして用いるようにする。 - 特許庁

METHOD OF OPERATING SEMICONDUCTOR MEMORY ELEMENT EQUIPPED WITH RECESS-TYPE CONTROL GATE ELECTRODE例文帳に追加

リセス型制御ゲート電極を備える半導体メモリ素子の動作方法 - 特許庁

A gate of a transistor constituting each memory cell extends in a row direction.例文帳に追加

各メモリセルを構成するトランジスタのゲートは、行方向に沿って延在する。 - 特許庁

To provide an inexpensive semiconductor memory device provided with an FET having a back gate that can be controlled independently from a front gate as a memory cell.例文帳に追加

フロントゲートとは独立に制御可能なバックゲートを有するＦＥＴをメモリセルとして備え、かつコストの低廉な半導体記憶装置を提供する。 - 特許庁

TRANSISTOR WITH ULTRA-SHORT GATE SHAPE AND MEMORY CELL, AND METHOD OF MANUFACTURING THEM例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 - 特許庁

To restrain the deterioration of write speed of a flash memory by suppressing bird's beak generated in an interlayer film interposed between a floating gate and a control gate for a memory cell.例文帳に追加

メモリセルの浮遊ゲートと制御ゲートとの間に介在する層間膜において生ずるバーズビークを抑えて、フラッシュメモリの書き込み速度の低下を抑制する。 - 特許庁

To provide a method of manufacturing a flash memory cell having a split-gate structure.例文帳に追加

分離ゲート構造を有するフラッシュメモリセルの製造方法を提供する - 特許庁

To provide a split-gate type flash memory element and a method of manufacturing the same.例文帳に追加

スプリットゲート型のフラッシュメモリ素子及びその製造方法を提供する。 - 特許庁

To reduce a cell area in a flash memory device of a single gate structure.例文帳に追加

単層ゲート構造のフラッシュメモリ装置において、セル面積を縮小する。 - 特許庁

To provide a nonvolatile semiconductor memory device which is composed of split gate type memory cells having a double floating gate structure, and also to provide a method of fabricating the same.例文帳に追加

ダブルフローティングゲート構造を持つスプリットゲート型メモリセルで構成される不揮発性半導体メモリ素子およびその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory sub-array with a memory cell unit, constituted of a series connection of a memory cell with one floating gate and one select transistor and a transistor, wherein the gate oxide film of a gate line driving transistor STD of a select transistor is thinner than a gate oxide film of a control gate line driving transistor CGD.例文帳に追加

１個の浮遊ゲートを持つメモリセルと１個のセレクトトランジスタとの直列接続から構成されるメモリセルユニットを有するメモリサブアレイと、セレクトトランジスタのゲート線駆動用トランジスタＳＴＤのゲート酸化膜厚の方が、コントロールゲート線駆動用トランジスタＣＧＤのゲート酸化膜厚よりも薄いトランジスタで構成される不揮発性半導体記憶装置である。 - 特許庁

A first memory gate electrode MG1 consisting of a polycrystalline silicon film is formed on the gap-section side between a selective gate electrode CG and a memory gate electrode MG, and a second memory gate electrode MG2 consisting of the polycrystalline silicon film having an impurity concentration higher than that of the polycrystalline silicon film configuring the first memory gate electrode MG1 is formed on the source-region Srm side.例文帳に追加

選択ゲート電極ＣＧとメモリゲート電極ＭＧとの間のギャップ部側に多結晶シリコン膜からなる第１メモリゲート電極ＭＧ１を設け、ソース領域Ｓｒｍ側に第１メモリゲート電極ＭＧ１を構成する多結晶シリコン膜よりも不純物濃度の高い多結晶シリコン膜からなる第２メモリゲート電極ＭＧ２を設ける。 - 特許庁

A switch gate electrode SG and a memory gate electrode FG are disposed separately, sidewalls 14 are formed on one side surface of a drain region Drm in the switch gate electrode SG and on one side surface of a source region Srm in the memory gate electrode FG, and an area between the switch gate electrode SG and the memory gate electrode FG is embedded with an insulation film 14a.例文帳に追加

スイッチゲート電極ＳＧとメモリゲート電極ＦＧとを離間して配置し、スイッチゲート電極ＳＧのドレイン領域Ｄｒｍ側の片側面およびメモリゲート電極ＦＧのソース領域Ｓｒｍ側の片側面にそれぞれサイドウォール１４を形成し、スイッチゲート電極ＳＧとメモリゲート電極ＦＧとの間は絶縁膜１４ａにより埋め込む。 - 特許庁

A non-volatile semiconductor memory has memory cells 100 having first and second MONOS memory cells controlled by a word gate and a control gate, and a memory cell array region in which a plurality of memory cells are arranged in the direction of A and B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートと、コントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセルとを有するメモリセルを１００、第１及び第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

A semiconductor memory device comprises memory cells each including: a floating gate that is provided above a semiconductor substrate and can accumulate charges; and a control gate that is provided above the floating gate and controls the amount of charges accumulated in the floating gate.例文帳に追加

半導体記憶装置は、半導体基板の上方に設けられ電荷を蓄積可能なフローティングゲートと、フローティングゲートの上方に設けられ該フローティングゲートに蓄積された電荷量を制御するコントロールゲートとを含むメモリセルを備えている。 - 特許庁

Also, a covering gate and the mask ROM gate cross over the resistive active region and the channel active region, and the memory gate and a select gate cross over the cell active region.例文帳に追加

又、抵抗体活性領域、チャンネル接合領域及びセル活性領域の上部にはカバーリングゲート、マスクＲＯＭゲート及びメモリゲートと選択ゲートが横切って配置される。 - 特許庁

To prevent electrical short circuit between the gate electrode of a circuit element having a one-layer gate structure and a substrate in a semiconductor memory having a two-layer gate structure and a one-layer gate structure.例文帳に追加

２層ゲート構造と１層ゲート構造を有する半導体記憶装置において１層ゲート構造を有する回路素子のゲート電極と基板間の電気的短絡を防止する。 - 特許庁

The memory cell gate electrode GE is formed of a floating gate electrode 32 and control gate electrodes 21 laminated on the upper surface of the electrode 32, and between them via an inter-gate insulation film 33.例文帳に追加

メモリセルゲート電極ＧＥは、浮遊ゲート電極３２と、その上面および相互間にゲート間絶縁膜３３を介して積層された、制御ゲート電極２１とから形成されている。 - 特許庁

To make an arrangement interval between a gate electrode MG of a memory cell transistor and a gate electrode SG of a selection gate transistor narrow through fine pattern formation of the gate electrodes MG and SG.例文帳に追加

メモリセルトランジスタのゲート電極ＭＧと選択ゲートトランジスタのゲート電極ＳＧとの微細パターン形成で、ゲート電極ＭＧ−ＳＧ間の配置間隔を狭くできるようにする。 - 特許庁

The diffused conductor forms a conductor path for connecting the gate line with the floating gate and varies the gate capacity thus varying the state of the memory cell.例文帳に追加

拡散導体は、ゲートラインを浮遊ゲートに結合する導体経路を形成し、ゲート容量を変化させ、これによりメモリセルの状態を変化させる。 - 特許庁

A method of performing operations on a flash memory device is used when a gate coupling factor between the floating gate and a control gate is lower than 0.4.例文帳に追加

フラッシュメモリ素子上で動作を行う方法であって、浮遊ゲートと制御ゲートの間にゲート結合率が０．４未満である場合に用いられる。 - 特許庁

The gate length of a memory transistor and the gate width of the third gate are larger than in a flat structure since they are assured in a direction perpendicular to the silicon substrate.例文帳に追加

メモリトランジスタのゲート長、第３ゲートのゲート幅はシリコン基板に垂直な方向に確保されているので平坦な構造と比べて大きい。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

The memory cell includes a select gate 3a, a floating gate 6, a first diffusion region 7a, a second diffusion region 7b, and a first control gate 11a.例文帳に追加

メモリセル部は、セレクトゲート３ａと、フローティングゲート６、第１の拡散領域７ａ、第２の拡散領域７ｂ、第１のコントロールゲート１１ａを有する。 - 特許庁

A memory cell is constituted of a MOS transistor having a floating gate 221b, a control gate 222a constituting a word line WL and an auxiliary gate 223a.例文帳に追加

メモリセルは、浮遊ゲート２２１ｂ、ワード線ＷＬを構成する制御ゲート２２２ａおよび補助ゲート２２３ａを有するＭＯＳトランジスタで構成される。 - 特許庁

The control gate driving circuit 12 drives the control gate of the memory cell group, and the selection gate driving circuit 13 drives the gates of the selection transistors SGD and SGS.例文帳に追加

制御ゲート駆動回路１２はメモリセル群の制御ゲートを駆動し、選択ゲート駆動回路１３は選択トランジスタＳＧＤ、ＳＧＳのゲートを駆動する。 - 特許庁

The memory gate electrode 7 of the memory transistor is connected to a word line 5, and erasure in word line units can be made.例文帳に追加

メモリトランジスタ部のメモリゲート電極（７）はワード線（５）に接続され、ワード線単位での消去が可能にされる。 - 特許庁

MANUFACTURING METHOD OF NON-VOLATILE MEMORY DEVICE INCLUDING SELF-ALIGNED GATE STRUCTURE AND NON-VOLATILE MEMORY APPARATUS THEREBY例文帳に追加

自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置 - 特許庁

To form a memory cell array by using a self-aligning technique in a split type nonvolatile memory having a floating gate.例文帳に追加

フローティングゲートを有するスプリット型不揮発性メモリにおいて、自己整合手法によりメモリセルアレイを形成する。 - 特許庁

One memory cell is composed of the floating gate and a pair of control gates positioned at both the sides, adjacent memory cells share the control gate positioned between the adjacent memory cells, and the floating gate is driven by the capacitive coupling between the floating gate and the pair of control gates at both the sides.例文帳に追加

浮遊ゲート及びその両側に位置する一対の制御ゲートによって１個のメモリセルが構成され、隣り合うメモリセルはその間に位置する制御ゲートを共有し、浮遊ゲートとその両側の一対の制御ゲートとの容量結合により浮遊ゲートが駆動される。 - 特許庁

At this time, the sidewall memory gate electrode MGs and the single memory gate electrode MGu are formed in the same process, and the control gate electrode CGs and the sidewall memory gate electrode MGs are formed so as to be adjacently disposed to each other in a state of being electrically isolated from each other.例文帳に追加

その際、側壁メモリゲート電極ＭＧｓとシングルメモリゲート電極ＭＧｕとは同一の工程で形成し、制御ゲート電極ＣＧｓと側壁メモリゲート電極ＭＧｓとは、互いに電気的に絶縁された状態で、互いに隣り合って配置されるようにして形成する。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

To provide a technology for reducing a shortage between a selective gate electrode and a memory gate electrode in a semiconductor device having a MONOS type non-volatile memory cell of a split gate structure.例文帳に追加

スプリットゲート構造のＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、選択ゲート電極とメモリゲート電極との短絡不良を低減することのできる技術を提供する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a gate insulating layer 5, a control gate (CG) layer 6, a first silicide layer 9, a potential accumulating layer 7, a memory gate (MG) layer 8, and a second silicide layer 10.例文帳に追加

ゲート絶縁層５、コントロールゲート（ＣＧ）層６、第１シリサイド層９、電荷蓄積層７、メモリゲート（ＭＧ）層８及び第２シリサイド層１０を具備する不揮発性半導体記憶装置を用いる。 - 特許庁

A read electric potential Vgr is given to a control gate electrode of the memory cell M1.例文帳に追加

メモリセルＭ１のコントロールゲート電極には、読み出し電位Ｖｇｒを与える。 - 特許庁

IMPROVED METHOD FOR PROGRAMMING ELECTRON ON FLOATING GATE OF NONVOLATILE MEMORY CELL例文帳に追加

不揮発性メモリセルの浮遊ゲート上に電子をプログラムする改良された方法 - 特許庁

A word line 1104 serves as the gate electrode of a memory element on the same row.例文帳に追加

同一行のメモリ素子のゲート電極はワード線１１０４で兼用している。 - 特許庁

This memory cell is provided with a polysilicon gate 2 running in a first direction.例文帳に追加

メモリ・セルは、第１の方向に走るポリシリコン・ゲート２を有して提供される。 - 特許庁

To erase one bit, electrons are injected into the gate of the nonvolatile memory.例文帳に追加

１ビットを消去するために電子を不揮発性メモリーのゲートに注入する。 - 特許庁

To provide a non-volatile semiconductor memory device where steps are less around a gate.例文帳に追加

ゲート近傍に段差の少ない不揮発性半導体記憶装置を提供する。 - 特許庁

TRANSISTOR HAVING EXTREMELY SHORT GATE SHAPE AND MEMORY CELL, AND THEIR MANUFACTURING METHOD例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法 - 特許庁

A sidewall 4A is formed on the side of the memory gate electrode MG.例文帳に追加

このメモリゲート電極ＭＧの側面にはサイドウォール４Ａが形成されている。 - 特許庁