「gate memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To obtain a semiconductor memory device capable of reducing the area of a memory array block without narrowing the gate width of a floating gate.例文帳に追加

フローティングゲートのゲート幅を狭くすることなくメモリアレイブロックの面積を縮小できる半導体記憶装置を得る。 - 特許庁

On the insulating film 9, insulating films 10 are provided on gate side surfaces of the memory transistors and a gate side surface of the selection transistor opposed to the gate of the memory transistor.例文帳に追加

絶縁膜９上、メモリトランジスタのゲート側面、及びメモリトランジスタのゲートに相対向する選択トランジスタのゲート側面には、絶縁膜１０が設けられる。 - 特許庁

To provide a semiconductor memory for effectively utilizing an interface level in a gate insulating film while suppressing the deterioration of the gate insulating film of a memory gate.例文帳に追加

メモリセルのゲート絶縁膜の劣化を抑制しつつ、ゲート絶縁膜内の界面準位を有効に利用することができる半導体記憶装置を提供する。 - 特許庁

The gate electrode of the selection transistor in the first memory cell is connected to a first gate line, and the gate electrode of the selection transistor in the second memory cell is connected to a second gate line.例文帳に追加

第一のメモリセルにおける選択トランジスタのゲート電極は、第一のゲート線に接続され、第二のメモリセルにおける選択トランジスタのゲート電極は、第二のゲート線に接続される。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME例文帳に追加

埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME例文帳に追加

非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁

Each memory cell of the semiconductor memory is connected to a control gate line, and includes a memory transistor for accumulating electrons and a selection transistor connected to a selection gate line.例文帳に追加

半導体メモリの各メモリセルは、制御ゲート線に接続され、電子を蓄積するメモリトランジスタと、選択ゲート線に接続された選択トランジスタとを有する。 - 特許庁

A nonvolatile semiconductor memory 10 includes memory cells MC, a first gate control circuit 30 and a second gate control circuit 20 connected to the memory cells MC.例文帳に追加

不揮発性半導体メモリ１０は、メモリセルＭＣと、メモリセルＭＣに接続された第１ゲート制御回路３０及び第２ゲート制御回路２０とを備える。 - 特許庁

The main process is carried out by CPU and a processing memory is replaced by the memory of the CPU, so that a gate array device and a physical memory accompanying the gate array device can be eliminated.例文帳に追加

本処理をＣＰＵで行い、また、処理用メモリをＣＰＵのメモリで賄うことにより、ゲートアレイデバイスとそれに付随する物理メモリが不要となる。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁

A memory selection gate electrode for forming a side wall is formed higher than a logic gate electrode, so that a side wall gate electrode of a self-matching split-gate memory cell becomes higher than a logic gate electrode.例文帳に追加

自己整合スプリットゲート型メモリセルのサイドウォールゲート電極高さがロジック部のゲート電極高さを上回るように、サイドウォールを形成するメモリ部選択ゲート電極をロジック部ゲート電極より高く形成する。 - 特許庁

To obtain a split-gate type memory cell having superior erasure characteristics.例文帳に追加

消去特性の優れたスプリットゲート型メモリセルを提供する。 - 特許庁

GATE STRUCTURE OF NONVOLATILE MEMORY DEVICE AND ITS FORMING METHOD例文帳に追加

不揮発性メモリ素子のゲート構造体及びその形成方法 - 特許庁

A diffusion layer of memory cell and the selective gate transistor is n-type.例文帳に追加

メモリセル及び選択ゲートトランジスタの拡散層は、ｎ型である。 - 特許庁

To provide a method for manufacturing a split gate type flash memory device.例文帳に追加

スプリットゲート型フラッシュメモリ装置の製造方法を提供する。 - 特許庁

METHOD OF MANUFACTURING FLASH MEMORY CELL HAVING SPLIT-GATE STRUCTURE例文帳に追加

分離ゲートの構造を有するフラッシュメモリセルを製造する方法 - 特許庁

STEERING GATE AND BIT LINE SEGMENTATION IN NONVOLATILE MEMORY例文帳に追加

不揮発性メモリにおけるステアリングゲートとビットラインとのセグメンテーション - 特許庁

STACK GATE-TYPE NONVOLATILE SEMICONDUCTOR MEMORY AND ITS MANUFACTURING METHOD例文帳に追加

スタックゲート型不揮発性半導体メモリ、及びその製造方法 - 特許庁

SPLIT GATE TYPE NONVOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

スプリットゲート型不揮発性メモリ装置及びその製造方法 - 特許庁

SONOS MEMORY ELEMENT EQUIPPED WITH SIDE GATE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

サイドゲートを備えるＳＯＮＯＳメモリ素子及びその製造方法 - 特許庁

For the data flash memory cell, on the other hand, memory gate electrodes 22b, 22c are formed on sidewalls at both sides of the control gate electrode 14b.例文帳に追加

一方、データフラッシュメモリセルでは、コントロールゲート電極１４ｂの両側の側壁にメモリゲート電極２２ｂ、２２ｃを形成する。 - 特許庁

To reduce an element size and improve reliability in a memory element having a structure where a memory gate and a control gate are adjacent to each other.例文帳に追加

メモリーゲートとコントロールゲートが隣接する構造のメモリ素子において、素子サイズの縮小および信頼性の向上を図る。 - 特許庁

To eliminate a gate array device and a physical memory accompanying the gate array device by carrying out a shaping process by a CPU.例文帳に追加

シェーピング処理をＣＰＵで行い、ゲートアレイデバイスとそれに付随する物理メモリを不要にする。 - 特許庁

The second memory cell 15 has a second control gate 35 opposite to the first control gate 21.例文帳に追加

その第２メモリセル１５は、その第１コントロールゲート２１に対向する第２コントロールゲート３５を備える。 - 特許庁

A control gate part CG on the first gate electrode layer GE1 and a memory gate part MG on the second gate insulation layer GI2 are electrically connected with each other.例文帳に追加

第１のゲート電極層ＧＥ１上のコントロールゲート部分ＣＧと第２のゲート絶縁層ＧＩ２上のメモリゲート部分ＭＧとは電気的に接続されている。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

SEMICONDUCTOR DEVICE, NON-VOLATILE RANDOM ACCESS MEMORY, FLOATING GATE MEMORY CELL SEMICONDUCTOR MEMORY ARRAY, AND METHOD OF FORMING THE SAME例文帳に追加

半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 - 特許庁

The boost gate electrode BG has a function of boosting a voltage applied to a memory gate electrode MG by capacitive coupling with the memory gate electrode MG.例文帳に追加

このブーストゲート電極ＢＧは、メモリゲート電極ＭＧとの間の容量カップリングにより、メモリゲート電極ＭＧに印加される電圧を昇圧する機能を有している。 - 特許庁

In the flash memory element, a gate dielectric film to be formed between the floating gate 12 of the flash memory element and the control gate 16 thereof is formed by laminating an oxide film and a ZrO_2film.例文帳に追加

フラッシュメモリ素子のフローティングゲート１２とコントロールゲート１６との間に形成されるゲート誘電膜を酸化膜とZrO_2膜を積層して形成することを特徴とする。 - 特許庁

A bit line is connected to one end of a memory unit, a word line is connected to a control gate of a memory transistor and a control gate line is connected to a gate of a selection transistor.例文帳に追加

メモリユニットの一端にはビット線が接続され、メモリトランジスタの制御ゲートにはワード線が接続され、選択トランジスタのゲートには制御ゲート線が接続される。 - 特許庁

The first to i-th memory strings each comprise a plurality of memory cells and an assist gate transistor.例文帳に追加

第１乃至第ｉのメモリストリングは、それぞれ、複数のメモリセルとアシストゲートトランジスタとを備える。 - 特許庁

MEMORY-CELL STRUCTURE OF NON-VOLATILE FLASH MEMORY WITH SLIT TYPE GATE ELECTRODE AND ITS OPERATING METHOD例文帳に追加

スリット式ゲート電極を有する不揮発性フラッシュメモリの記憶セル構造及びその操作方法 - 特許庁

The memory device further comprises a multilayer spacer structure formed on a sidewall of the laminated gate.例文帳に追加

積層ゲートの側壁には多層スペーサ構造が形成される。 - 特許庁

NONVOLATILE MEMORY USING FERROELECTRIC GATE FIELD-EFFECT TRANSISTOR例文帳に追加

強誘電体ゲート電界効果トランジスタを使用する不揮発性メモリ - 特許庁

SPLIT-GATE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR例文帳に追加

スプリットゲート型不揮発性半導体記憶装置とその製造方法 - 特許庁

MEMORY DEVICE WITH RECESSED GATE STRUCTURE, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

窪み付きゲート構造を有するメモリデバイス及びその製造方法 - 特許庁

To provide a method for manufacturing a split-gate semiconductor memory device.例文帳に追加

スプリットゲート型半導体メモリ素子の製造方法を提供する。 - 特許庁

To provide a split gate type flash memory and a method for manufacturing the same.例文帳に追加

スプリットゲート型フラッシュメモリ素子及びその製造方法の提供。 - 特許庁

A memory transistor varies in threshold voltage according to control gate voltage.例文帳に追加

メモリトランジスタは、制御ゲート電圧に応じて閾値電圧が変化する。 - 特許庁

To provide gate controlled diode memory cells having charging capability.例文帳に追加

充電能力を有するゲート制御ダイオード・メモリ・セルを提供する。 - 特許庁

Memory function bodies 11 and 11 are provided on the side of the gate electrode 3.例文帳に追加

ゲート電極３の側方にメモリ機能体１１，１１を備える。 - 特許庁

METHOD OF MANUFACTURING SPLIT-GATE FLASH MEMORY CELL USING SPACER OXIDATION PROCESS例文帳に追加

スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法 - 特許庁

MULTI-BIT NON-VOLATILE MEMORY UTILIZING NON-CONDUCTIVE CHARGE TRAP GATE例文帳に追加

非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ - 特許庁

SEMICONDUCTOR MEMORY DEVICE INCLUDING GATE ELECTRODE LAYER FORMED FROM ALLOY例文帳に追加

合金から形成されたゲート電極層を含む半導体メモリ素子 - 特許庁

NON-VOLATILE MEMORY CELL HAVING FLOATING GATE AND ITS FORMING METHOD例文帳に追加

フローティングゲートを有する不揮発性記憶セル及びその形成方法 - 特許庁