「line series capacitor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The integrated circuit apparatus is provided with a memory cell having a cell transistor in which a word line is connected to a gate, and a ferroelectric capacitor in which electrodes of one end and the other end are connected respectively between a source and a drain of the cell transistor, and the memory cell has a memory cell block in which a plurality of memory cells are connected in series.例文帳に追加

ワード線がゲートに接続されたセルトランジスタと、セルトランジスタのソースとドレインとの間に一端と他端の電極がそれぞれ接続された強誘電体キャパシタとを有するメモリセルを備え、このメモリセルが複数個直列に接続されたメモリセルブロックを有する。 - 特許庁

A first switch 1-1 is inserted to the FET amplifier 4-1, to which a capacitor 4-3 is connected in parallel with a drain line in series with a path for supplying drain bias voltage, and supply and interruption of the drain bias voltage are switched by the first switch 1-1.例文帳に追加

ドレインラインに並列にコンデンサ４−３が接続されたＦＥＴ増幅器４−１に対して、ドレインバイアス電圧を供給する経路に直列に第１のスイッチ１−１を挿入し、第１のスイッチ１−１でドレインバイアス電圧の供給と遮断とを切り替える。 - 特許庁

A memory cell 1 is a nonvolatile memory cell having a single-layer polysilicon structure, and is provided with a selection transistor T1 connected to a word line SWL, a cell transistor T2 connected to the selection transistor T1 in series, and a capacitor C1 connected to a gate of the cell transistor T2.例文帳に追加

メモリセル１は、単層ポリシリコン構造を有する不揮発性のメモリセルであり、ワード線ＳＷＬに接続された選択トランジスタＴ１と、該選択トランジスタＴ１に直列に接続されたセルトランジスタＴ２と、該セルトランジスタＴ２のゲートに接続されたキャパシタＣ１とを備える。 - 特許庁

The noise suppressor circuit comprises: a first and a second inductors L1, L2 which are serially inserted into a first conductive line 3; and a series circuit 15 including a third inductor and a first capacitor C1, which are serially connected.例文帳に追加

ノイズ抑制回路は、第１の導電線３に直列的に挿入された第１および第２のインダクタＬ１，Ｌ２と、直列に接続された第３のインダクタＬ３と第１のキャパシタＣ１とからなる直列回路１５とを備えている。 - 特許庁

A DC means 11 for rectifying an input current to a DC photocoupler 10 is provided between a line 7 and the DC photocoupler 10, a terminator resistor 5 is connected in series with the DC photocoupler 10, a capacitor 8 is connected in parallel with the terminator resistor 5, and a capacitor 9 is connected in parallel with a light emitting diode of the DC photocoupler 10.例文帳に追加

ＤＣフォトカプラー１０への入力電流を整流する直流手段１１を回線７とＤＣフォトカプラー１０との間に設け、ターミネータ抵抗５をＤＣフォトカプラー１０に直列に接続し、コンデンサー８をターミネータ抵抗５に並列に接続し、コンデンサー９をＤＣフォトカプラー１０の発光ダイオードに並列に接続する。 - 特許庁

Only when a contact of a microswitch 10 is closed due to the occurrence of overflow, voltage obtained from both ends of one of a first capacitor 2 and a second capacitor 3 connected in series between the lines of an AC power source 1 in the equipment is supplied to a control circuit 7 through the microswitch 10 to turn on a relay contact 6a disposed on the line of the AC power source 1.例文帳に追加

溢水が発生してマイクロスイッチ１０の接点が閉じたときにはじめて、機器内の交流電源１のライン間に直列に接続した第１のコンデンサ２と第２のコンデンサ３の１つの両端から得られる電圧をマイクロスイッチ１０を通して制御回路７に供給し、交流電源１のラインに配置されたリレー接点６ａをオンする。 - 特許庁

The blocking filter for blocking a high-frequency signal generated by electric light line communication has first and second reactors 3 and 4 which allow a commercial power supply to be applied and are each provided on a core, and first and second capacitor circuits 1 and 2 connected in series on input sides of the first and second reactors 3 and 4.例文帳に追加

電灯線通信により発生する高周波信号を阻止するブロッキングフィルタにおいて、商用電源を通すと共に、コアにそれぞれ設けられた第１および第２のリアクトル３、４と、第１および第２のリアクトル３、４の入力側に直列に接続された第１および第２のコンデンサ回路１、２とを有する。 - 特許庁

When a potential matching a video signal is set from a signal line to a holding capacitor connected between the gate and source electrodes of a driving transistor of a pixel part, 1st and 2nd switch transistors are connected in series between the gate and drain electrodes of the driving transistor to perform independent control wherein the 1st switch transistor is turned off and then the 2nd switch transistor is turned off.例文帳に追加

画素部の駆動トランジスタのゲート・ソース電極間に接続された保持容量に、信号線から映像信号に見合う電位を設定する際、前記駆動トランジスタのゲート・ドレイン電極間に第１、第２のスイッチトランジスタを直列接続し、前記第１のスイッチトランジスタをオフして次に前記第２のスイッグトランジスタをオフする独立制御を行う。 - 特許庁

The circuit includes a switching device connected in series with a power line for supplying electric power from the power supply to a load and a time constant circuit having a resistor and a capacitor for use as a rush current reduction circuit for reducing a rush current generated during power supply to the load.例文帳に追加

本発明は、例えば、電源から負荷に対して電力を供給するための電源ラインに直列に接続されたスイッチング素子と、抵抗及びコンデンサを有した時定数回路とを備え、負荷への電力供給の際に発生する突入電流を低減する突入電流低減回路として実現できる。 - 特許庁

A transistor 5 is interposed in series in a power line 4 for supplying driving power to an amplifier circuit main body 1 for amplifying a high-frequency signal, and a capacitor 6 for bypass is connected to the base of the transistor to constitute a bypass circuit for bypassing the distortion component of the high-frequency signal, which is poweramplified in the amplifier circuit main body 1.例文帳に追加

高周波信号を増幅する増幅回路本体１に駆動電源を供給する電源ライン４にトランジスタ５を直列に介装し、このトランジスタのベースにバイパス用コンデンサ６を接続して、前記増幅回路本体にて電力増幅される前記高周波信号の歪み成分をバイパスするバイパス回路７を構成する。 - 特許庁

The rectifier circuit converts AC power input from an AC power supply into DC power for output and is formed by inserting, in series, a variable capacitor the capacitance of which is changed by a voltage applied to both ends of a power line guided to the rectifier circuit from the AC power supply.例文帳に追加

交流電源から入力された交流電力を直流電力に変換して出力する整流回路において交流電源から該整流回路に導かれる電源ラインにその両端に加わる電圧によってその静電容量が変化する可変容量コンデンサを直列に介挿した整流回路とする。 - 特許庁

In an air conditioner comprising an outdoor unit provided with an inverter 9 and a noise filter 5, a series circuit of an inductor 6 and a capacitor 8 is provided between each power supply line and the earth of the outdoor unit independently from the noise filter 5 and the constant thereof is set such that the series resonance frequency matches the frequency of AM radio broadcast or the intermediate frequency of an AM radio receiver.例文帳に追加

室外機にインバータ装置９、ノイズフィルタ５を有した空気調和気において、前記ノイズフィルタ５とは別に、室外機の各電源ラインとアース間にインダクタ６とコンデンサ８の直列回路を設け、その定数を直列共振周波数がＡＭラジオ放送の周波数と一致するように設定、または、その直列共振周波数がＡＭラジオ受信機の中間周波数と一致するように設定する。 - 特許庁

A readout transistor 10 which reads data out by detecting the deviation of the polarization of the ferroelectric film of a selected ferroelectric capacitor 30 is connected to one end of a series circuit constituted by connecting multiple ferroelectric capacitors 30 successively in a bit-line direction and a memory cell block is composed of multiple ferroelectric capacitors 30, selection transistors 20, and one readout transistor 10.例文帳に追加

複数個の強誘電体キャパシタ３０がビット線方向に連続に接続されてなる直列回路の一端には、選択された強誘電体キャパシタ３０の強誘電体膜の分極の偏位を検知することによりデータを読み出す読み出しトランジスタ１０が接続されており、複数個の強誘電体キャパシタ３０、複数個の選択トランジスタ２０及び１個の読み出しトランジスタ１０によってメモリセルブロックが構成されている。 - 特許庁