| 例文 |
minimum latencyの部分一致の例文一覧と使い方
該当件数 : 10件
Another design feature of the memory stimulated a programming style called Minimum Latency Coding, ... 例文帳に追加
メモリ設計の別の特性が最短待合せコーディングと呼ばれるプログラミング・スタイルを刺激し、... - コンピューター用語辞典
To enable sure data transfer across a plesiochronous communication domain with a minimum insertion latency.例文帳に追加
最小の挿入レイテンシで、プレシオクロナスな通信ドメインを横切る確実なデータ転送を可能にする。 - 特許庁
To reduce a snoop request, and to restrain an increase of generated traffic and an access latency, to the minimum.例文帳に追加
スヌープ要求の削減を図り、発生するトラフィックの増加やアクセスレイテンシーを最小限に抑えること。 - 特許庁
The state metric minimum value extracting section 14 extracts the minimum value among a plurality of state metrics stored in the state metric storage section 12 with a latency according to a latency switching signal supplied from a receive rate judging circuit 3.例文帳に追加
ステートメトリック最小値抽出部１４は、ステートメトリック格納部１２に格納されている複数のステートメトリックの中の最小値を、受信レート判定回路３から供給されるレイテンシ切換信号に応じたレイテンシで抽出する。 - 特許庁
To satisfy the minimum stipulation of the setup and holding time of a slave LSI, to reduce data latency and to stably receive data in a master LSI.例文帳に追加
スレーブＬＳＩのセットアップ、ホールド時間の最小規定を満たし、データレイテンシが小さく、マスターＬＳＩでデータを安定に受け取る。 - 特許庁
To control an interface in order to automatically acquire a minimum cycle latency time while maintaining synchronous data arrival among a plurality of self-adapting interfaces.例文帳に追加
複数の自己調整インタフェース間で同期データ到着を維持しつつ、最小サイクル待ち時間を自動的に得られるようにインタフェースを調整する。 - 特許庁
To provide a highly reliable information processor which prevents the increase of the latency of I/O access, suppresses the increase of cost to be minimum and can easily be constituted.例文帳に追加
Ｉ／Ｏアクセスのレイテンシ増大を防ぎ、コストの増加を最小限に抑制しかつ容易に構成可能な高信頼性情報処理装置を提供する。 - 特許庁
To provide a method and a system for generating and synchronizing multiple clocks, for which skew across multiple channels is extremely low and latency is minimum.例文帳に追加
複数チャネル間のスキューが極めて少なくレイテンシが最小限の、複数クロックを発生して同期させるための方法及びシステムを提供すること。 - 特許庁
In a high speed memory subsystem, differences in each memory device's minimum device read latency and differences in signal propagation time between the memory device and a memory controller results in widely varying system read latencies.例文帳に追加
高速メモリサブシステムにおいて、各メモリデバイスの最小デバイスリードレイテンシーの差と、メモリデバイスとメモリコントローラとの間の信号伝搬時間の差があるため、システムリードレイテンシーが大幅に変化する。 - 特許庁
| 例文 |
 | Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
