| 意味 | 例文 |
node NSの部分一致の例文一覧と使い方
該当件数 : 12件
In each group, the other ends of the bit lines are electrically coupled via a short-circuit node Ns and a bit line driver BDVb is provided for driving the voltage of the short-circuit node Ns.例文帳に追加
各グループにおいて、各ビット線の他端側は、短絡ノードＮｓを介して電気的に結合されるとともに、短絡ノードＮｓの電圧を駆動するためのビット線ドライバＢＤＶｂが設けられる。 - 特許庁
The transistor Q1 being a charge transfer gate controls connection between the bit line BL and a sense node NS in accordance with a potential V1 being transfer control voltage, and the transistor Q2 amplifies a signal of the sense node NS.例文帳に追加
電荷転送ゲートであるトランジスタＱ１は転送制御電圧である電位Ｖ１に応じてビット線ＢＬとセンスノードＮＳとの間の接続を制御し、トランジスタＱ２はセンスノードＮＳの信号を増幅する。 - 特許庁
Transistors 6 and 8 for limiting currents are disposed so as to be shared by the program units PUT(1) to PUT(m) between a ground node 4 and the internal node Ns, and between a power node 2 and an internal node 8.例文帳に追加
電流制限用のトランジスタ６および８は、接地ノード４および内部ノードＮｓの間と、電源ノード２および内部ノード８の間とのそれぞれに、プログラムユニットＰＵＴ（１）〜ＰＵＴ（ｍ）によって共有されるように配置される。 - 特許庁
The output level setting section 160 has a transistor QP12 for supplying a constant current Ip in accordance with control voltage Vm to the node No from a power source node 101, and a transistor QN12 for making to flow a current In accordance with voltage the node Ns to a ground node 102 from the node No.例文帳に追加
出力レベル設定部１６０は、制御電圧Ｖｍに応じた一定電流Ｉｐを電源ノード１０１からノードＮｏに供給するためのトランジスタＱＰ１２と、ノードＮｓの電圧に応じた電流ＩｎをノードＮｏから接地ノード１０２に流すためのトランジスタＱＮ１２とを有する。 - 特許庁
In the semiconductor device according to the present invention, a floating body transistor Q10 is provided between an output node NS of a sense amplifier (a first circuit node) and a local input/output line LIO (a second circuit node).例文帳に追加
本発明の半導体装置において、フローティングボディ型のトランジスタＱ１０は、センスアンプの出力ノードＮＳ（第１の回路ノード）とローカル入出力線ＬＩＯ（第２の回路ノード）との間に挿入されている。 - 特許庁
The transfer control circuit 12 includes a transistor Q20 which controls the connection between the bit line BL and the sense node Ns in response to a transfer control voltage VTG.例文帳に追加
転送制御回路１２は、転送制御電圧ＶＴＧに応じてビット線ＢＬとセンスノードＮｓとの間の接続を制御するトランジスタＱ２０を含む。 - 特許庁
The signal amplifier circuit comprises a current comparing section 120 generating voltage in accordance with difference between a reference current and a memory cell current in a node Ns, and an output level setting section 160 generating an output signal DOUT in a node No.例文帳に追加
本発明に従う信号増幅回路は、基準電流とメモリセル電流との差に応じた電圧をノードＮｓに生成する電流比較部１２０と、ノードＮｏに出力信号ＤＯＵＴを生成する出力レベル設定部１６０とを含む。 - 特許庁
Each of those program units is provided with a fuse element connected between the internal nodes Nd and Ns, and the corresponding input node to be selectively cut according to the program information.例文帳に追加
各プログラムユニットは、内部ノードＮｄおよびＮｓと対応する入力ノードとの間にそれぞれ接続されて、プログラム情報に応じて選択的に切断されるヒューズ素子を有する。 - 特許庁
During a circuit state in which the transistor Q10 is not utilized, first and second voltage levels that are close to the second logic level are supplied to the output node NS and the local input/output line LIO.例文帳に追加
トランジスタＱ１０を利用しない回路状態時に、第２の論理レベルに近い第１及び第２の電圧レベルが出力ノードＮＳ及びローカル入出力線ＬＩＯに供給される。 - 特許庁
In a bit line current switching section 110, a plurality of pairs of bit lines are connected in series between the node N1 and the node Ns so that directions of a reciprocating current pulse formed respectively in the plurality of pairs of bit lines correspond to each of data levels of input data of a plurality of bits.例文帳に追加
ビット線電流切換部１１０は、複数のビット線対にそれぞれ形成される往復電流パスの方向が、複数ビットの入力データのデータレベルのそれぞれに対応するように、ノードＮ１とノードＮｓとの間に複数のビット線対を直列に接続する。 - 特許庁
The voltage VARY is set to a voltage lower than the voltage VDD and higher than the transfer control voltage VTG, and a sense node Ns is set to a voltage higher than the transfer control voltage VTG in an initial period of a read operation.例文帳に追加
電圧ＶＡＲＹは、電圧ＶＤＤより低くかつ転送制御電圧ＶＴＧよりも高く設定され、センスノードＮｓは読み出し動作の初期時に転送制御電圧ＶＴＧより高い電圧に設定される。 - 特許庁
A selector circuit 51 determines the first/second selection condition under control of a control signal S50, and selects one out of an S-pad 35 and a node N1 to be connected electrically to a source terminal NS of a measuring objective NMOS transistor MT.例文帳に追加
セレクタ回路５１は、制御信号Ｓ５０の制御下で第１／第２の選択状態が決定され、Ｓパッド３５及びノードＮ１のうち、一方を選択して測定対象ＮＭＯＳトランジスタＭＴのソース端子ＮＳに電気的に接続する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
