「p-type」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ELECTRODE FOR P-TYPE SIC例文帳に追加

ｐ型ＳｉＣ用電極 - 特許庁

p-TYPE SILICON WAFER例文帳に追加

ｐ型シリコンウェーハ - 特許庁

P TYPE FIRE ALARM DEVICE例文帳に追加

Ｐ型火災報知設備 - 特許庁

P TYPE FIRE RECEIVER例文帳に追加

Ｐ型火災受信機 - 特許庁

The nitride semiconductor light-emitting device comprises a p-type contact layer 28, a p-type intermediate layer 26 formed below the p-type contact layer 28, and a p-type clad layer 24 formed below the p-type intermediate layer.例文帳に追加

p型コンタクト層28と、p型コンタクト層28の下層に形成されたp型中間層26と、p型中間層の下層に形成されたp型クラッド層24とを備える。 - 特許庁

A type P+ type embedded layer 2 is formed at a type P- type semiconductor substrate 1.例文帳に追加

Ｐ−型半導体基板１にＰ＋型埋め込み層２を形成する。 - 特許庁

the junction between a p-type semiconductor and an n-type semiconductor 例文帳に追加

p型半導体とn型半導体の間の接合 - 日本語WordNet

in a semiconducting crystal, a junction between a p-type region and an n-type region 例文帳に追加

半導体の単結晶中のP型とN型との接合 - EDR日英対訳辞書

The p-type channel FET has a p-type channel width.例文帳に追加

ｐチャネルＦＥＴはｐチャネル幅を有する。 - 特許庁

To prevent a p-type electrode material from being peeled off when Ag is used as the p-type electrode material for a p-type nitride semiconductor layer.例文帳に追加

p型窒化物半導体層にp型電極材料としてAgを用いる際に、p型電極材料の剥がれを防止すること。 - 特許庁

The Si substrate is constituted in a two layer structure in which a p type high resistance Si layer is laminated on a p type low resistance Si layer.例文帳に追加

Si基板は、p型低抵抗Si層の上にp型高抵抗Si層を積層した２層構造になっている。 - 特許庁

The p-side electrode contacts the p-type semiconductor layer.例文帳に追加

ｐ側電極はｐ形半導体層に接する。 - 特許庁

Band gap difference between the p-type contact layer 28 and the p-type intermediate layer 26 and that between the p-type intermediate layer 26 and the p-type clad layer 24 are set at 200 meV or less.例文帳に追加

p型コンタクト層28と前記p型中間層26間および、p型中間層26と前記p型クラッド層24間のバンドギャップ差がそれぞれ200meV以下となるように構成する。 - 特許庁

The first type is n-type or p-type.例文帳に追加

前記第１型はｎ−型又はｐ−型である。 - 特許庁

Then P-type semiconductors 26 and N-type semiconductors 27 are arranged alternately, and electrodes 23 are formed on both sides of the P-type semiconductors and N-type semiconductors.例文帳に追加

P型半導体２６とN型半導体２７とが交互に配置され、電極２３がP型半導体およびN型半導体の両側に配置される。 - 特許庁

The p-type semiconductor layer 12 includes a p-type guide layer 16, a p-type AlGaN electron blocking layer 17 and a p-type AlGaN clad layer 18.例文帳に追加

ｐ型半導体層１２は、ｐ型ガイド層１６、ｐ型ＡｌＧａＮ電子ブロック層１７およびｐ型ＡｌＧａＮクラッド層１８を含む。 - 特許庁

The p-type dopant concentration N_P1 of the first p-type embedded layer 15 is lower than the p-type dopant concentration N_P2 of the second p-type embedded layer 19.例文帳に追加

第１のｐ型埋込層１５のｐ型ドーパント濃度Ｎ_Ｐ１は第２のｐ型埋込層１９のｐ型ドーパントの濃度Ｎ_Ｐ２より低い。 - 特許庁

P-TYPE SEMICONDUCTOR AND PHOTOELECTRIC ELEMENT例文帳に追加

ｐ型半導体及び光電素子 - 特許庁

ELECTRODE FOR P-TYPE SEMICONDUCTOR LAYER例文帳に追加

ｐ型半導体層用電極 - 特許庁

p-TYPE SINGLE CRYSTAL ZnO例文帳に追加

ｐ型単結晶ＺｎＯ - 特許庁

P-TYPE SEMICONDUCTOR LAYER ACTIVATING METHOD例文帳に追加

ｐ型半導体層活性化方法 - 特許庁

P-TYPE WIDE GAP SEMICONDUCTOR例文帳に追加

ｐ型ワイドギャップ半導体 - 特許庁

The third p-type layer is provided between the first p-type layer and the second p-type layer and contains the p-type impurity at a third concentration lower than the second concentration.例文帳に追加

第３ｐ形層は第１ｐ形層と第２ｐ形層との間に設けられ、第２濃度よりも低い第３濃度でｐ形不純物を含む。 - 特許庁

CONTINUOUS CONTROL TYPE ATS-P DEVICE例文帳に追加

連続制御式ＡＴＳ−Ｐ装置 - 特許庁

HIGH-TEMPERATURE P-TYPE THERMOELEMENT MATERIAL例文帳に追加

高温用ｐ型熱電素子材料 - 特許庁

A p-type electrode 230 is provided above the p-type semiconductor layer.例文帳に追加

ｐ型半導体層の上方にｐ型電極２３０が設けられている。 - 特許庁

A p-type electrode 26 is formed on the p-type cap layer 23.例文帳に追加

ｐ型キャップ層２３上にはｐ形電極２６が形成されている。 - 特許庁

A p-type ZnO layer is formed on the surface of the p-type ZnMgO layer (f).例文帳に追加

（ｆ）ｐ型ＺｎＭｇＯ層表面上に、ｐ型ＺｎＯ層を形成する。 - 特許庁

A P-type well region 2 is formed on the surface of an N-type Si substrate 1.例文帳に追加

n型Si基板1の表面に、p型ウェル領域2が形成されている。 - 特許庁

A P-type diffusion layer 13 is also formed on the P-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１にＰ型拡散層１３も形成されている。 - 特許庁

A donor is contained in the first p-type organic semiconductor layer (5D); and an acceptor is contained in the second p-type organic semiconductor layer (5L).例文帳に追加

第２のｐ型有機半導体層(5L)にアクセプターを含ませる。 - 特許庁

An n-type clad layer 2, an n-type light containment layer 3, an undoped MQW layer 4, a cap layer 5, a p-type light containment layer 6, a p-type clad layer 7 and a p-type contact layer 8 are sequentially grown on an n-type GaN substrate 1, and LD structure is obtained.例文帳に追加

ｎ型ＧａＮ基板１上にｎ型クラッド層２、ｎ型光閉じ込め層３、アンドープMQW層４、キャップ層５、p型光閉じ込め層６、p型クラッド層７、p型コンタクト層８を順次成長させてLD構造を得た。 - 特許庁

A light-emitting device includes: an n-type layer; a p-type layer; an active-region sandwiched between the n-type layer and the p-type layer; and a substrate having a first surface for receiving the active-region sandwiched between the n-type layer and the p-type layer.例文帳に追加

発光素子は、N型層と、P型層と、前記N型層と前記P型層の間に挟まれたアクティベーション層と、前記N型層と前記P型層の間に挟まれたアクティベーション層を受け入れる第1面を有する基板と、を含む。 - 特許庁

The first p-type layer contacts the p-side electrode and contains a p-type impurity at a first concentration.例文帳に追加

第１ｐ形層はｐ側電極に接し第１濃度でｐ形不純物を含む。 - 特許庁

The p-type polysilicon layer 8 and p^+ layer 12 include a p-type impurity of the same kind.例文帳に追加

ｐ型ポリシリコン層８とｐ^+層１２とは、同種のｐ型不純物を含んでいる。 - 特許庁

A p-type well 2 and an n-type well 3 are adjacently formed on a silicon substrate 1 by respectively using a p-type well mask 2 and an n-type well mask 3.例文帳に追加

シリコン基板１上に、Ｐウエル２、Ｎウエル３を互いに隣接して形成する。 - 特許庁

a junction transistor having an n-type semiconductor between a p-type semiconductor that serves as an emitter and a p-type semiconductor that serves as a collector 例文帳に追加

エミッタとして用いられるP型半導体と集電装置として機能するP型半導体の間のN型半導体を備える接合トランジスタ - 日本語WordNet

Then, a p-type clad layer 9, p-type contact layer 10, and a p-side electrode 11 are laminated on the p-type waveguide layer 7.例文帳に追加

そして、ｐ型導波層７上には、順次ｐ型クラッド層９、ｐ型コンタクト層１０、ｐ側電極１１が積層されている。 - 特許庁

An N-type CCD channel region 3 is provided in the P-type well region 2 and divided in a vertical direction by P+-type channel blocking regions 12.例文帳に追加

p型ウェル領域2に、n型CCDチャネル領域3が設けられ、p^+型チャネル阻止領域12で垂直方向に分割されている。 - 特許庁

The fourth p-type layer is provided between the second p-type layer and the third p-type layer, and the concentration of the p-type impurity gradually decreases from the second concentration to the third concentration along the direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加

第４ｐ形層は第２ｐ形層と第３ｐ形層との間に設けられ、ｐ形不純物の濃度はｎ形半導体層からｐ形半導体層への方向に沿って第２濃度から第３濃度に漸減する。 - 特許庁

Then, an n-type GaN layer (third layer) and a p-type GaN layer (fourth layer) are further formed on the p-type GaN layer (second layer) without conducting p-type annealing to the p-type GaN layer (second layer) a p-type region.例文帳に追加

次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。 - 特許庁

Next, a type P- type epitaxial layer 3 is formed at the type P- type semiconductor substrate 1 and a type P+ type embedded contact layer 5 is formed in the type P- type epitaxial layer 3.例文帳に追加

次にＰ−型半導体基板１上にＰ−型エピタキシャル層３を形成し、該Ｐ−型エピタキシャル層３内にＰ＋型埋め込みコンタクト層５を形成する。 - 特許庁

The conductivity type of pixel transistors is a P type.例文帳に追加

画素トランジスタの導電型をＰ型にした。 - 特許庁

The silicon substrate 40 has a first conductive type (p-type).例文帳に追加

シリコン基板４０は、第１導電型（ｐ型）を有する。 - 特許庁

A p-type well 22 is arranged on an n-type substrate 21.例文帳に追加

Ｎ型基板２１上に、Ｐ型ウエル２２が配置される。 - 特許庁