「pfd」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A PFD suppression device 12 for suppressing the power flux density of radio waves emitted at all times from the satellite to the ground is provided.例文帳に追加

人工衛星より地球に向けて常時に放射する電波の電力束密度を抑圧するＰＦＤ抑圧装置１２を設けた。 - 特許庁

The reference clock stop detection section 202B outputs a reference data signal pfd_in_en to a data terminal of an RS-FF of the PFD main section.例文帳に追加

基準クロック停止検出部２０２ＢはＰＦＤ主要部のＲＳ−ＦＦのデータ端子に基準データ信号ｐｆｄ＿ｉｎ＿ｅｎを出力する。 - 特許庁

When the reference clock ref_clk stops, the reference data signal pfd_in_en remains "L" to stop the operation of the PFD main section.例文帳に追加

基準クロックｒｅｆ＿ｃｌｋが停止すると、基準データ信号ｐｆｄ＿ｉｎ＿ｅｎは「Ｌ」のままとなり、結果ＰＦＤ主要部の動作が停止する。 - 特許庁

One output of the VCO 3 is inputted to the PFD 1 as the output signal Fvco, and another output of the VCO 3 is inputted to an N-multiplier 4.例文帳に追加

電圧制御発振器の出力の一方はFvcoとして位相比較器1に入力され、もう一方の信号はN逓倍器4に入力される。 - 特許庁

A control voltage generating circuit 42 generates the control voltage Vcnt2 for adjusting the frequency of a charge pump circuit 40 according to the phase frequency difference signal PFD.例文帳に追加

制御電圧生成回路４２は、位相周波数差信号ＰＦＤに応じて、チャージポンプ回路４０の周波数を調節するための制御電圧Ｖｃｎｔ２を生成する。 - 特許庁

When detection signals UP and DN are outputted from a PFD(phase difference detection circuit) 1, the PMOS 17 or the NMOS 18 operates as a high resistance with high accuracy.例文帳に追加

ＰＦＤ（位相差検出回路）１から検出信号ＵＰ，ＤＮが出力されると、ＰＭＯＳ１７またはＮＭＯＳ１８は精度の良い高抵抗として動作する。 - 特許庁

A frequency comparator 20 generates a phase frequency difference signal PFD corresponding to a phase difference between the output signal of the first frequency divider 22 and that of the second frequency divider 24.例文帳に追加

周波数比較器２０は、第１分周器２２の出力信号と第２分周器２４の出力信号の位相差に応じた位相周波数差信号ＰＦＤを発生する。 - 特許庁

To provide a phase detector that prevents a delay and an unstable operation in a phase detection operation in a PLL circuit where a PFD and a PD are used switched between them and to provide a phase detection method.例文帳に追加

本発明の課題は、ＰＦＤとＰＤを切り替えて使用するＰＬＬ回路における位相検出動作の遅延及び不安定動作を防止する位相検出装置、及び位相検出方法を提供することである。 - 特許庁

The fractional-N PLL circuit contains a phase frequency comparator PFD, a charge pump circuit Ch_Pmp, a loop filter Lp_Flt, a voltage-controlled oscillator VCO, a fractional frequency divider DIV, and a ΣΔ modulator ΣΔMod.例文帳に追加

フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。 - 特許庁

To provide a copper alloy tube for a heat exchanger having a ratio of fracture pressure/tensile strength exceeding the ratio of fracture pressure/tensile strength (Pfd/σd) in a phosphorous deoxidized copper tube, and also having excellent bending workability and heat resistance.例文帳に追加

りん脱酸銅管における破壊圧力／引張り強さの比（Ｐｆｄ／σｄ）を上回る破壊圧力／引張り強さの比を有し、且つ曲げ加工性及び耐熱性が優れた熱交換器用銅合金管を提供する。 - 特許庁

To provide a copper alloy tube for heat exchanger having a ratio of burst pressure to tensile strength (PFa)/(σa) more than the ratio of burst pressure to tensile strength (PFd)/(σd) for a phosphorus-deoxidized copper tube, and superior in bending property and heat resistance.例文帳に追加

りん脱酸銅管に対する破壊圧力と引張り強さとの比（ＰＦｄ）／（σｄ）を上回る破壊圧力／引張り強さの比（ＰＦａ）／（σａ）を有し、且つ曲げ加工性及び耐熱性が優れた熱交換器用銅合金管を提供する。 - 特許庁

The pulse width of UP and DOWN signals 124 and 126 of a Phase Frequency Detector (PFD) 122 are monitored at particular intervals to determine the deviation error of these UP and DOWN signals 124, 126, as compared to typical or nominal pulse-width durations.例文帳に追加

位相周波数検出器１２２のＵＰおよびＤＯＷＮ信号１２４、１２６のパルス幅を特定の間隔で監視し、標準パルス幅持続時間と比較して、これらのＵＰおよびＤＯＷＮ信号１２４、１２６の偏差誤差を判別する。 - 特許庁

On the other hand, a power-off monitoring part 20 is connected with the power line L1, the voltage to be supplied is monitored and when voltage drop us detected by the power-off monitoring part, a detection signal (with low PFD) is provided to a completion processing part 23 of the main body circuit.例文帳に追加

一方、電源ラインＬ１に電断監視部２０を接続し、供給される電圧を監視し、電断監視部で電圧低下を検出した際に、検出信号（ＰＦＤがＬｏｗ）が本体回路の終了処理部２３に与えられる。 - 特許庁

In addition to an analog loop consisting of a phase comparison circuit PFD, a charge pump circuit CP, and a loop filter circuit LF, a digital calibration circuit DCALBK which constitutes a digital loop and searches an optimum code to be set in capacitor bank CBK during frequency modulation is provided.例文帳に追加

例えば、位相比較回路ＰＦＤ、チャージポンプ回路ＣＰ、ループフィルタ回路ＬＦからなるアナログループに加えて、デジタルループを構成し、周波数変調時に容量バンクＣＢＫに設定する最適なコードを探索するデジタルキャリブレーション回路ＤＣＡＬＢＫを備える。 - 特許庁

Changes in the PLL gain parameters, especially voltage controlled oscillator 134 gain and charge pump current, have a significant effect on the PFD 122 outputs, such that the width of the UP and DOWN signals 124, 126 vary as the frequency changes along the spread spectrum profile.例文帳に追加

位相ロックループ利得パラメータ、特に電圧制御発振器１３４の利得およびチャージポンプ電流に変化があると、位相周波数検出器１２２の出力に著しい影響が出て、スペクトル拡散プロファイルに沿って周波数が変化するときにＵＰおよびＤＯＷＮ信号１２４、１２６の幅が変動する。 - 特許庁