| 意味 | 例文 |
reference pulseの部分一致の例文一覧と使い方
該当件数 : 907件
Moreover, pulse width modulation signals which are to be applied to each of a plurality of column-direction wirings are outputted in synchronization with the selection of the row-direction wirings by the circuit 102 and currents in accordance with a reference signal which is to be inputted from a waveform generating circuit 107 and whose voltage level in the prescribed period of a leading part is high are outputted from a current source 109.例文帳に追加
この走査回路102による行方向配線の選択に同期して、パルス幅変調回路106からは複数の列方向配線の各々に印加すべきパルス幅変調信号が出力され、電流源109からは波形生成回路107より入力される先頭部分の所定期間における電圧レベルの高い基準信号に応じた電流が出力される。 - 特許庁
To provide a method of controlling an elevator capable of reducing the sense of discomfort of passengers by improving the riding comfortableness of the passengers in a car running at the rated speed until the car stops even if the position of the car of the elevator cannot be determined since pulses cannot be output due to the failure of a rotary pulse generating means and a speed pattern with reference to distance cannot be output.例文帳に追加
回転型パルス発生手段の故障によりパルスが出力できなくなり、エレベータの乗りかごの位置が判定できずに距離を基準とした速度パターンの出力が不可能である場合においても、エレベータの定格速度から乗りかごの停止までの乗りかご内の乗客の乗り心地を穏やかにして、乗客の不快感を軽減することができるエレベータ制御方法を提供する。 - 特許庁
A pulse signal generator includes a comparator 17 which detects that an average DC voltage value Vduty of a clock signal CLK exceeds a predetermined reference value VR, and forms a first state signal Din representing such a state; and a logic circuit comprising a D flip-flop circuit 18 which outputs a clock signal CLK being blocked after the first state signal Din rises, and a NAND gate circuit 14.例文帳に追加
クロック信号CLKの平均の直流電圧値Vdutyが所定の基準値VRを超えたことを検出してこのことを表す第1の状態信号Dinを形成する比較器17と、第1の状態信号Dinが立ち上がった後にブロックしていたクロック信号CLKを出力するDフリップフロップ回路18及びナンドゲート回路14からなる論理回路とを有する。 - 特許庁
(dd) The maximum sensitivity of a receiving equipment (which refers to the sensitivity at the central frequency (which refers to the peak power of said query signal at a point when the response ratio to the query signal reaches 70%; hereafter the same shall apply to this item and item (ix)); hereafter the same shall apply to this item and item (ix)) shall be minus 125 dB or less in reference to 1 Watt while receiving a query signal of 200 pulse pairs per second. 例文帳に追加
マ 受信装置の最大感度(中心周波数における感度(質問信号に対する応答率が七〇パーセントとなるときの当該質問信号の尖頭電力をいう。以下この号及び第九号において同じ。)をいう。以下この号及び第九号において同じ。)は、毎秒二〇〇パルス対の質問信号を受信しているときに、一ワットを基準としてマイナス一二五デシベル以下であること。 - 日本法令外国語訳データベースシステム
In generating the driving waveform table TBL1, a reference patch PA and evaluation patches PB1 to PB30 are formed, and the pulse rate of change in the evaluation patches PB1 to PB30 having a minimum color difference ΔE is set to the driving waveform table 1, thereby generating the driving waveform table TBL1 capable of realizing the color reproduction improved in the color developing characteristics.例文帳に追加
また、この駆動波形テーブルTBL1を作成するにあたり、基準パッチPAと、評価パッチPB1〜PB30とを形成するとともに、色差ΔEが最小となる評価パッチPB1〜PB30におけるパルス変化率を駆動波形テーブルTBL1に設定することによって、発色特性を向上させた色再現を実現可能な駆動波形テーブルTBL1を作成することが可能になる。 - 特許庁
Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data.例文帳に追加
同期信号とPLL回路3の出力VCLKとに同期したリセットパルス1で第1の分周回路8をリセットし、第1の画像処理クロックPCLK1を生成する画像処理クロック生成手段12を備えることで、基本的にシリアルデータから可変分周回路4の分周比Nを設定すれば、同一の基準クロックから様々な画像処理クロックPCLK1を生成できる。 - 特許庁
A voltage-controlled oscillator (VCO) of the digital/analog converter (DAC) is configured with circuit components for multiplying the reference voltage (Vref) by a quotient, formed in between the adjustable impedance value (Cref) and the adjustable current (Iref) and for applying the multiplication result to a pulse width modulation module (PWM) of the digital/analog converter (DAC).例文帳に追加
この回路レイアウトは、入力されるデジタルデータ(nD)を制御可能な方法で変換器出力電圧(Vout)ヘ変換し、1つだけの基準電圧(Vref)、基準電流としての1つだけの調節可能電流(Iref)、及び1つだけの調節可能インピーダンス値(Cref)を有するように構成され、デジタル/アナログ変換器(DAC)の制御される発振器(VCO)は、調節可能インピーダンス値(Cref)と調節可能電流(Iref)との間の商によって基準電圧(Vref)を増倍し、増倍結果をデジタル/アナログ変換器(DAC)のパルス幅変調モジュール(PWM)へ印加する回路コンポーネントを有するように構成される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
