「sram」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The SRAM stores the data B in the address S2.例文帳に追加

SRAMは、アドレスS2にデータBを記憶する。 - 特許庁

SRAM (STATIC RANDOM ACCESS MEMORY) AND SRAM TEST METHOD例文帳に追加

ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭのテスト方法 - 特許庁

SRAM (STATIC RANDOM ACCESS MEMORY) AND TEST METHOD OF SRAM例文帳に追加

ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭのテスト方法 - 特許庁

SRAM CELL, SRAM ARRAY, AND CONTROL METHOD OF SRAM例文帳に追加

ＳＲＡＭセル、ＳＲＡＭアレイ、ＳＲＡＭの制御方法 - 特許庁

SRAM (STATIC RANDOM ACCESS MEMORY) AND ACCESS METHOD TO SRAM例文帳に追加

ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭへのアクセス方法 - 特許庁

A CPU stores a plurality of IDMA PIO scripts in a SRAM.例文帳に追加

CPUがSRAMに、複数のIDMA PIOスクリプトを格納する。 - 特許庁

SYNCHRONOUS SRAM CIRCUIT例文帳に追加

同期ＳＲＡＭ回路 - 特許庁

TEG FOR SRAM例文帳に追加

ＳＲＡＭ用ＴＥＧ - 特許庁

Burst SRAM (also known as SynchBurst SRAM) is synchronized with the system clock or, in some cases, the cache bus clock. 例文帳に追加

バーストSRAM（同期バーストSRAMとしても知られる）は、システムクロックまたはある場合にはキャッシュバスクロックと同期する。 - コンピューター用語辞典

SRAM STATIC CELL例文帳に追加

ＳＲＡＭ用のスタティックセル - 特許庁

To provide an SRAM structure using a FinFET having multiple fins.例文帳に追加

マルチフィンを有するFinFETを利用したSRAM構造を提供する。 - 特許庁

SRAM SYSTEM, AND METHOD FOR CONTROLLING SRAM SYSTEM例文帳に追加

ＳＲＡＭシステムおよびＳＲＡＭシステムの制御方法 - 特許庁

OUTPUT CIRCUIT OF SRAM例文帳に追加

ＳＲＡＭの出力回路 - 特許庁

SRAM SEMICONDUCTOR DEVICE例文帳に追加

ＳＲＡＭ型半導体装置 - 特許庁

To provide a synchronous pseudo SRAM that achieves high-speed access time.例文帳に追加

アクセスタイムを高速化できる同期式擬似SRAMを提供する。 - 特許庁

The SRAM cell 99 is divided by a distributed global decoder 71 arranged at the center into groups 80-87 of a cell of the SRAM array, and the distributed global decoder 71 specifies an address of the individual memory cell 13 of the SRAM array 99.例文帳に追加

SRAMセル(99)は、中心に配置された分散型グローバルデコーダ(71)でSRAMアレイのセルのグループ(80-87)に分割され、分散型グローバルデコーダ(71)はSRAMアレイ(99)の個々のメモリセル(13)をアドレス指定する。 - 特許庁

SRAM CELL MANUFACTURING METHOD例文帳に追加

ＳＲＡＭセルの製造方法 - 特許庁

METHOD OF MANUFACTURING SRAM CELL例文帳に追加

ＳＲＡＭセルの製造方法 - 特許庁

The SRAM device is provided with a plurality of rows of SRAM cells and a line buffer SRAM cell, and each row of SRAM cells is controlled by a word line.例文帳に追加

複数行のＳＲＡＭセルとラインバッファＳＲＡＭセルとを備え、各行のＳＲＡＭセルは、ワードラインによって制御される。 - 特許庁

The SRAM device includes a substrate and an SRAM unit cell.例文帳に追加

基板およびＳＲＡＭユニットセルからなるＳＲＡＭデバイスである。 - 特許庁

To reduce the size of an SRAM cell and its soft error rate.例文帳に追加

SRAMセルのサイズを小さくするとともに、そのソフトエラー率を低減する。 - 特許庁

Thus, the size of the dual port SRAM cell is reduced.例文帳に追加

この構成により、デュアルポートSRAMセルのサイズを小さくすることができる。 - 特許庁

DYNAMIC SENSE AMPLIFIER FOR SRAM例文帳に追加

ＳＲＡＭのダイナミックセンス増幅器 - 特許庁

EVALUATION METHOD OF SRAM MEMORY CELL例文帳に追加

ＳＲＡＭメモリセルの評価方法 - 特許庁

SRAM CELL WITH IMPROVED RADIATION RESISTANCE例文帳に追加

耐放射線向上ＳＲＡＭセル - 特許庁

Two SRAMs, SRAM 42 and SRAM 44 are arranged in an ATA interface control circuit 15.例文帳に追加

ATAインターフェース制御回路１５内に、SRAM４２とSRAM４４を２つ設けられる。 - 特許庁

A CAM (Contents Addressable Memory) and an SRAM are connected to the retrieval circuit (6c), the CAM stores a rule list to classify packets and the SRAM stores an action list decided by the rule list.例文帳に追加

検索回路(6c)には、CAMとSRAMが接続され、パケットをクラス分けするルールリストがCAMに格納され、ルールリストによって決定されるアクションリストがSRAMに格納される。 - 特許庁

At the same time, a leak current is reduced by controlling substrate bias in a SRAM circuit.例文帳に追加

同時にSRAM回路では、基板バイアスを制御してリーク電流を低減する。 - 特許庁

Simultaneously, in a SRAM circuit, a leak current is reduced by controlling a substrate bias.例文帳に追加

同時にSRAM回路では、基板バイアスを制御してリーク電流を低減する。 - 特許庁

Enhanced DRAM replaces standard DRAM and the SRAM in the L2 (level 2) cache on the mainboard. 例文帳に追加

EDRAMはメインボード上のL2(レベル２)キャッシュで標準DRAMおよびSRAMに取って代る。 - コンピューター用語辞典

An SRAM includes a control circuit 20 and charge circuits 50-0 to 50-n.例文帳に追加

SRAMは、制御回路２０及びチャージ回路５０−０〜５０−ｎを有している。 - 特許庁

A method for reducing power in an SRAM is achieved by applying a first voltage to all bit lines in a portion during a standby operation of the SRAM and applying a second voltage to all bit lines in a portion during a normal operation of the SRAM.例文帳に追加

SRAMの電力を低減するための方法は、SRAMの待機動作中の部分の全てのビット線に第１の電圧を印加し、SRAMの通常動作中の部分の全てのビット線に第２の電圧を印加することにより達成される。 - 特許庁

EIGHT-TRANSISTOR LOW LEAKAGE SRAM CELL例文帳に追加

８トランジスタ型低リークＳＲＡＭセル - 特許庁

BIT LINE SCREENING METHOD OF SRAM例文帳に追加

ＳＲＡＭのビット線スクリーニング方法 - 特許庁

SRAM CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

ＳＲＡＭセル及びその製造方法 - 特許庁

SRAM CELL AND MANUFACTURE OF THE SAME例文帳に追加

ＳＲＡＭセル及びその製造方法 - 特許庁

To provide a pseudo SRAM in which non-synchronous operation and non-synchronous operation of column access can be performed.例文帳に追加

非同期動作やカラムアクセスの非同期動作が可能な擬似SRAMを提供する。 - 特許庁

STATIC MEMORY CELL AND SRAM DEVICE例文帳に追加

スタティック型メモリセルおよびＳＲＡＭ装置 - 特許庁

SRAM ELEMENT AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ＳＲＡＭ素子及びその製造方法 - 特許庁

SRAM DEVICE AND METHOD FOR TESTING THE SAME例文帳に追加

ＳＲＡＭ装置およびそのテスト方法 - 特許庁

WORD LINE CONTROL CIRCUIT OF SRAM DEVICE例文帳に追加

ＳＲＡＭデバイスのワードライン制御回路 - 特許庁

To provide a full-CMOS SRAM cell.例文帳に追加

フルＣＭＯＳ ＳＲＡＭセルを提供する。 - 特許庁

SRAM MEMORY CELL AND ITS MANUFACTURING METHOD例文帳に追加

ＳＲＡＭメモリセル及びその製造方法 - 特許庁

SRAM USING CARBON NANOTUBE THIN FILM例文帳に追加

炭素ナノチューブ薄膜を利用したＳＲＡＭ - 特許庁

To provide a stable low voltage operation in a full CMOS SRAM memory cell provided with a shared contact.例文帳に追加

シェアードコンタクトを備えるフルCMOS型のSRAMメモリセルにおいて、安定した低電圧動作を得る。 - 特許庁