「stream processor」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The processor is made to have a test circuit for detecting a hardware error in one of instruction sequencing logic, execution circuit and data storage during the function operation of the processor in response to an instruction in an instruction stream supplied by the instruction sequencing logic, and the hardware error is detected by comparing a value outputted by a redundant circuit for executing the same function in response to the test instruction.例文帳に追加

プロセッサに、命令シーケンシング・ロジックによって供給される命令ストリーム内の命令に応答して、プロセッサの機能動作中に、命令シーケンシング・ロジック、実行回路、およびデータ・ストレージの１つにおけるハードウェア・エラーを検出する試験回路をもたせて、試験命令に応答して同一の機能を実行する冗長回路によって出力される値を比較することによってハードウェアエラーを検出する。 - 特許庁

To provide an image processor, an image distributing method, and a monitor system that can shorten a processing time without block rearrangement processing nor copying processing for an encoded code stream generated by compressing an image signal and can perform scalable distribution to a network in real time without using a RAM much for copying.例文帳に追加

画像信号を圧縮処理した符号化コードストリームをブロック並び替え処理やコピー処理することなく、処理時間を短縮し、コピーに必要なＲＡＭを多量に使用することなく、リアルタイムにネットワークにスケーラブル配信が可能な画像処理装置、画像配信方法、及び監視システムを提供する。 - 特許庁

Upon receipt of the report of a reconfigure instruction and a switched side configuration memory instruction, the padding insertion unit 122 of a hitless reconfiguration processor 120 transfers a packet data stream with a reconfigure identifier R31 and a switched side configuration memory identifier K32 added to the head of a padding 30 to reconfigure devices 110-1 to 110-N.例文帳に追加

無瞬断リコンフィグレーション処理部１２０のパディング挿入部１２２が、リコンフィギュア指示及び切替先コンフィグメモリ指示の通知を受信すると、パディング３０の先頭にリコンフィギュア識別子Ｒ３１及び切替先コンフィグメモリ識別子Ｋ３２を付加したパケットデータストリームをリコンフィギュアデバイス１１０−１〜１１０−Ｎへ転送する。 - 特許庁

In addition, when a plurality of tracing modules are provided in the data processor, the plurality of tracing modules generate a trace signal in combination with a single tracing stream with bandwidth narrower than maximum bandwidth, obtained by integrating individual tracing streams generated by the plurality of tracing modules by funnel logic in the embodiment of the present invention.例文帳に追加

さらに、複数のトレースモジュールがデータ処理装置内に設けられた場合には、本発明の実施例では、ファンネル論理によって、複数のトレースモジュールによって生成された個々のトレースストリームを集約した最大帯域幅よりも狭い帯域幅をもつ単一のトレースストリームと組み合わせて、複数のトレースモジュールによってトレース信号を生成できるように構成する。 - 特許庁

A moving picture processor 100 has a CPU 101 which has a plurality of cores, a dividing part 112 which divides input stream pictures into even image areas, an assignment part 113 which assigns each of the divided image areas to each core, and a controller 114 which controls so as to allow each core to execute decode and scaling for the assigned image area.例文帳に追加

動画像処理装置１００は、コアを複数個有するＣＰＵ１０１と、入力ストリームのピクチャを、均等な画像領域毎に分割する分割部１１２と、分割された画像領域それぞれを、コア毎に割り当てる割当部１１３と、割り当てた画像領域のデコード及びスケーリングを、各コアのそれぞれが実行するよう制御する制御部１１４と、を備える。 - 特許庁