clock polarityとは 意味・読み方・使い方

This system has a transmission circuit 20 that transmits data, a clock specifying a reception timing of the data and a clock polarity signal specifying a leading or trailing of the clock and a reception circuit 30 that receives the data from the transmission circuit 20 at an edge of the clock on the basis of the clock polarity signal.例文帳に追加

本装置は、データとデータの取り込みタイミングを規定するクロックとクロックの立ち上がりまたは立ち下がりを規定するクロック極性信号とを送信する送信回路と、この送信回路からのデータを、クロック極性信号に基づいて、クロックのエッジで取り込む受信回路とを有することを特徴とする装置である。 - 特許庁

The microcomputer which has a central processing unit, a means for controlling memories, and a clock control unit, outputs a clock provided through the clock control unit to an outside of the microcomputer as an outside clock, and also outputs the outside clock after inverting the polarity to the outside of the microcomputer.例文帳に追加

中央処理ユニット、メモリ制御手段、及びクロック制御部を有するマイクロコンピュータは、クロック制御部から供給されたクロックを外部クロックとしてマイクロコンピュータの外部に出力し、外部クロックを反転したクロックをマイクロコンピュータの外部に出力する。 - 特許庁

When one phase video signal synchronized with a basic clock CLK1 is inputted to a video signal line 73 and a video signal of a positive polarity is written in the pixel of a nth block, a scanning line 34 is selected by a polarity selecting circuit 65 controlled by a polarity signal POLU with timing corresponding to nth block.例文帳に追加

基本クロックCLK1に同期した１相ビデオ信号をビデオ信号線73に入力して第ｎブロックの画素に正極性のビデオ信号を書き込む場合、第ｎブロック目に相当するタイミングで極性信号POLUで制御された極性選択回路65で、走査線34を選択する。 - 特許庁

The binarizing part 14 and the sampling part 15 determine the polarity of IF signals, perform sampling by a fixed clock and generate digital signals.例文帳に追加

二値化部１４とサンプリング部１５は、ＩＦ信号の極性を判定し、一定クロックでサンプリングしてディジタル信号を生成する。 - 特許庁

To provide a plasma display panel (PDP) coping with a rise of a clock frequency and individually adjusting the widths of negative polarity pulses to be applied to scanning electrodes.例文帳に追加

クロック周波数の上昇に対処でき、且つ走査電極に印加する負極性パルスの幅を個別に調整できるＰＤＰを提供する。 - 特許庁

Each register has input terminals D and Dx which have positive polarity and negative polarity, respectively, is synchronized with a clock CLK and latches inputs from the input terminals, respectively.例文帳に追加

各レジスタは、正極性および負極性のそれぞれの入力端子Ｄ，Ｄｘを持ち、クロックＣＬＫに同期して前記入力端子からの入力をそれぞれラッチする。 - 特許庁

An accumulation unit 43 starts the accumulation of the variation Db(n) in order from the sampling clock of a corresponding later phase in the case where its polarity is not varied, and initializes a cumulative value S(n) in the case where the polarity is varied.例文帳に追加

累積部４３は、変化量Ｄｂ(ｎ)をその極性が変化しない場合に対応する位相が遅い方から順に累積し、その累積値Ｓ(ｎ)を前記極性が変化した場合に初期化する。 - 特許庁

The rising edge of the charge clock and the falling edge of the charge clock are provided in a period with positive or negative polarity of the voltage between the plurality of the pixel electrodes and the counter electrode.例文帳に追加

複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有する。 - 特許庁