エレクトロニクス試験の英語

１つのテスタピンに指定された条件で２つの出力を出力することができるピンエレクトロニクスカードを有する半導体試験装置を提供する。例文帳に追加

To provide a semiconductor testing device having a pin electronic card capable of outputting two outputs in a condition assigned in one tester pin. - 特許庁

パターンセレクタ１２は、パターンセレクト信号１０に従ってパターンデータ２-1〜２-nの何れかを選択し、これを出力信号６-1として半導体試験装置のピンエレクトロニクス等に出力する。例文帳に追加

A pattern selector 12 selects any of pattern data 2-1∼2-n according to a pattern select signal 10 and outputs it as an output signal 6-1 to pin electronics, etc., of a semiconductor tester. - 特許庁

集積回路または他のマイクロエレクトロニクス素子の高周波試験を行うための、構成が容易な多接点型プローブの組み立て方法を提案する。例文帳に追加

To provide a method for an assembly of many contact points type probe which is easy configuration in order to perform a high-frequency test of an integrated circuit or other microelectronics elements. - 特許庁

簡単な操作手順で、ＤＵＴの各ピンに割り付けられたピンエレクトロニクスカードのピンの位置情報を直感的に把握できる半導体試験装置を提供すること。例文帳に追加

To provide a semiconductor test device which can intuitively obtain position information of a pin of a pin electronics card allocated to each pin of a DUT with a simple operation procedure. - 特許庁

半導体装置テスタのピンエレクトロニクス論理を被試験半導体装置に合わせ構成することで、テスタの論理規模や費用の低減と汎用性を両立する。例文帳に追加

To satisfy both of versatility and reduction of a logic scale and a cost of a semiconductor device tester, by configuring a pin electronics logic of the tester so as to correspond to a semiconductor device to be tested. - 特許庁

低温（≦２６０℃）での熱融着性が良好であり、かつＰＣＴ（プレッシャークッカー試験）処理後のはんだ耐熱性と端裂抵抗値のバランスに優れたエレクトロニクス用部材として好適な耐熱性フィルムを提供する。例文帳に追加

To provide a heat-resistant film superior in the use for electronic parts, which has good weldability at a low temperature (≤260°C), and good in balance of solder resistance and end-shearing resistance after PTC(pressure cooker test). - 特許庁

半導体試験装置１は、制御装置１１、変換装置１２、及びＤＵＴ４０に対するインターフェイスとして機能するピンエレクトロニクス部１３を備えており、ＤＵＴ４０に試験信号を印加して得られる信号に基づいてＤＵＴ４０の試験を行う。例文帳に追加

The semiconductor testing apparatus 1 is provided with a controller 11, a converter 12, and a pin electronics section 13 which functions as an interface to a DUT 40 and tests the DUT 40, on the basis of signals obtained by applying test signals to the DUT 40. - 特許庁

ピンエレクトロニクス部からＤＵＴに至る経路のリレーを半導体リレーのみにしても、半導体試験装置内部のパルス信号がＤＵＴ側に送出されることはなく、ＤＵＴを破損する恐れのない半導体試験装置を提供すること。例文帳に追加

To provide a semiconductor tester that does not have the risk of damaging a DUT, since pulse signals within the semiconductor tester are prevented from being sent out to the DUT side, even if only semiconductor relays are used as relays on a route from a pin electronics part to the DUT. - 特許庁