ＳｉＯＣ系低誘電率膜と窒化珪素膜との選択比を向上させるとともに、エッチング時のマイクロトレンチを低減する。例文帳に追加

To enhance selection rate of an SiOC based low permittivity film and a silicon nitride film while reducing a microtrench during etching. - 特許庁

シリコン基板のエッチング加工において、側壁ダメージの防止、マイクロトレンチの防止および垂直形状加工を両立させる。例文帳に追加

To achieve prevention of sidewall damage, prevention of micro-trenches, and vertical shaping in etching of a silicon substrate. - 特許庁

リッジ部の形成時に生じるマイクロトレンチを安定して抑制することが可能な窒化物系半導体レーザ素子の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a nitride based semiconductor laser element, capable of stably suppressing micro-trenches formed when forming a ridge portion. - 特許庁

シリコンのエッチング加工において、マイクロトレンチの発生を防止し、更には垂直加工形状およびマスク選択比の向上をも図ること。例文帳に追加

To prevent the generation of microtrenches to improve a vertically worked shape and a mask selection ratio in silicon etching treatment. - 特許庁

トレンチ底部にマイクロトレンチが発生せず、さらにトレンチ側壁の角度を９０°に制御できる炭化珪素半導体基板のトレンチエッチング方法の提供をすること。例文帳に追加

To provide a trench etching method of a silicon carbide semiconductor substrate capable of controlling an angle of a trench side wall at a 90 degree without generating a microtrench at the bottom of a trench. - 特許庁

高速でエッチングでき、トレンチ底部にマイクロトレンチが発生せず、さらにトレンチ側壁の角度を８５°以上に制御できる炭化珪素半導体基板のトレンチエッチング方法の提供。例文帳に追加

To provide a trench etching method of a silicon carbide semiconductor substrate capable of etching at a high speed and furthermore controlling the angle of a trench sidewall at 85° or larger without generating micro-trenches at the bottom of the trench. - 特許庁

ＣＦ_x膜のプラズマエッチングにおけるマイクロトレンチの発生を従来に比べて抑制することのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。例文帳に追加

To provide a plasma etching method by which an occurrence of a micro trench in a plasma etching of a CF_X film can be inhibited as compared with the past, plasma etching equipment, and a computer storage medium. - 特許庁

処理ガスに少なくとも窒素原子含有気体と水素原子含有気体とを含み，真空処理室内の圧力を実質的に５００ｍＴｏｒｒ以上にすると，エッチストッパを用いることなく，マイクロトレンチングを防ぐことができる。例文帳に追加

N2 and H2, and the pressure in the vacuum processing chamber is substantially 500-800 mTorr. - 特許庁

メモリセルアレイおよび周辺回路領域の素子分離領域の深さを調節しつつ、周辺回路部の素子分離領域に形成されるマイクロトレンチ形状の影響を抑制し、信頼性の高い半導体記憶装置を提供する。例文帳に追加

To provide a highly reliable semiconductor storage device which inhibits an influence of a shape of a micro trench formed in an element isolation region of a peripheral circuit part with adjusting a depth of the element isolation region of a memory cell array and the peripheral circuit part. - 特許庁

高いエッチング速度及び選択性を維持させた状態でエッチング時のマイクロトレンチの形成を防止又は低減できしかもテーパー角を精度良くコントロールすることができる半導体基板上に形成されるポーラスシリカを含有する材料の誘電体薄膜のエッチング法を提供する。例文帳に追加

To provide an etching method for a dielectric thin film of material containing porous silica being made on a semiconductor substrate capable of preventing or reducing the formation of a microtrench at etching on condition that it keeps high etching speed and seiectivity, and besides capable of controlling the taper angle accurately. - 特許庁

低圧のまま、エッチング速度を維持させた状態でエッチング時のマイクロトレンチの形成を防止又は低減できる半導体基板上に形成される有機珪素化合物を含有する材料の誘電体薄膜のエッチング法を提供する。例文帳に追加

To provide an etching method of a thin dielectric film of material containing organic silicon compound formed on a semiconductor substrate which can prevent or reduce formation of a microtrench, at the time of etching in the state that an etching rate is maintained while a low pressure is kept as it is. - 特許庁

パターン１７の角隅部にマイクロトレンチ１８を有するインプリントモールド１６を用いて、壁状の突起２６（微小突起）を有するパターン転写体２０を形成し、該壁状の突起２６を有するパターン転写体２０をエッチングマスクとして基材２１をエッチングすることによって、基材２１に微細なパターン２７を好適に形成することができる。例文帳に追加

The fine pattern 27 is suitably formed on a base 21 by forming a pattern transferred body 20 having a wall-shaped projection 26 (fine projection) using the mold 16 for imprint having a microtrench 18 at a corner part of a pattern 17, and etching the base 21 using the pattern transferred body 20 having the wall-shaped projection 26 as an etching mask. - 特許庁