擬格子の英語

又、第２の光源７５から出射される光パルスＰ_２の強度により、擬似的な回折格子７１ｂにより回折されたＤＦＷＭ光の減衰に関する時定数τを調整することができる。例文帳に追加

A time constant τ for attenuation of a DFWM beam diffracted by a pseudo diffraction grating 71b can be adjusted by intensity of the optical pulse beam P_2 emitted from the second light source 75. - 特許庁

このように配置したノズル３１０は、補正手段７０４によって、意図的な水平または垂直のずれを生じさせて、擬似六方格子パターンを作り出すことができる。例文帳に追加

The nozzles 310 thus arranged can generate a pseudo-hexagonal lattice pattern by causing a horizontal or vertical shift intendedly with a correction means 704. - 特許庁

この基板と活性層１５の間に形成された擬似格子整合層１３は、膜厚が1ML（分子層）以上、ZnO基板１２に対して臨界膜厚以下のGaNからなる。例文帳に追加

The pseudo-lattice matching layer 13 formed between the substrate and the active layer 15 is composed of GaN with film thickness of 1ML (molecular layer) or more and critical film thickness or less to the ZnO substrate 12. - 特許庁

格子生成手段５１、線形擬フェルミポテンシャル設定手段５２、バイアス設定手段５３，係数行列と残差ベクトル設定手段５４及び行列計算手段５５とを少なくとも有する。例文帳に追加

Means 73 for calculating the electric characteristics of elements in a device simulator 70 comprises at least a lattice generating means 51, a linear quasi-Fermi potential setting means 52, a bias setting means 53, a coefficient matrix and residual vector setting means 54, and a matrix calculating means 55. - 特許庁

映像制御基板５０は、基板４６等の回転による走査に合わせてＬＣＤ４４，４４・・の発光を制御し、円筒面における擬似的なＬＥＤ４４の格子配置上で、残像により任意の映像を形成する。例文帳に追加

The image control board 50 controls the luminescence of the LCDs 44 and 44 in synchronization with scanning by the rotation of the board 46 or the like and forms an optional image by the afterimage on a lattice arrangement of pseudo LEDs 44 on a cylindrical plane. - 特許庁

シリコンに不純物原子が導入された不純物領域１０４を有するベース基板１０２と、不純物領域１０４に接して設けられている複数のシード体１１２と、複数のシード体１１２の各々に接して設けられ、複数のシード体１１２の各々とそれぞれ格子整合または擬格子整合する複数の化合物半導体１１４とを備える半導体基板１００。例文帳に追加

This semiconductor substrate 100 includes: a base substrate 102 having an impurity region 104 having impurity atoms doped into silicon; a plurality of seed bodies 112 provided in contact with the impurity region 104; and a plurality of compound semiconductors 114 each provided in contact with each of the plurality of seed bodies 112 and each lattice-matched or pseudo-lattice-matched with each of the plurality of seed bodies 112. - 特許庁

インジウムリン（ＩｎＰ）基板１１上に擬似格子整合もしくは格子整合する犠牲層１２を形成する工程と、前記犠牲層１２上にデバイス層１３を形成する工程と、前記犠牲層１２を除去することで前記ＩｎＰ基板１１と前記デバイス層１３とを分離する工程とを備えたことを特徴とする。例文帳に追加

A semiconductor device manufacturing method comprises a step for forming a sacrificial layer 12 for achieving pseudo-lattice matching or lattice matching on an indium-phosphorus (InP) substrate 11, a step for forming a device layer 13 on the sacrificial layer 12, and a step for separating the InP substrate 11 and the device layer 13 with the sacrificial layer 12 removed. - 特許庁

本発明に係る熱電変換材料は、擬ＣｄＩ_２構造のＣｏＯ_２層を副格子として含む層状コバルト複酸化物からなり、かつ層状コバルト複酸化物に含まれる化学量論比の酸素イオンのモル数に対して、０．１ｍｏｌ％以上１０ｍｏｌ％以下のフッ素を含むことを特徴とする。例文帳に追加

The thermoelectric conversion material is formed of layered cobalt double oxide containing a CoO_2 layer of pseudo-CdI_2 structure as a sub-lattice, and contains 0.1 to 10 mol% fluorine to the number of moles of oxygen ion contained in the layered cobalt double oxide at a stoichimetric ratio. - 特許庁