Hardware verification languageとは 意味・読み方・使い方

To prevent function verification simulation from being disturbed by the existence of the part of a different interpretation between a program language and an HDL in a hardware description.例文帳に追加

ハードウエア記述のうちプログラム言語とＨＤＬとで解釈が分かれる部分の存在が機能検証シミュレーションを妨害することを回避する。 - 特許庁

To solve the problem wherein verification indices (C0/C1/C2) for software programs are insufficient as verification completion indices of logical simulation for hardware description language programs having a feature of concurrent operation of a plurality of components.例文帳に追加

複数の部品が同時に動作し合う特徴を有するハードウェア記述言語プログラムの論理シミュレーションの検証完了指標として、ソフトウェアプログラムの検証指標（Ｃ０／Ｃ１／Ｃ２）だけでは不十分である。 - 特許庁

To provide a logical circuit verifying device to enhance efficiency and quality of verification regarding a verifying method of logical circuit designing using a hardware description language.例文帳に追加

ハードウェア記述言語を用いた論理回路設計の検証方法に関し、検証の効率と品質を向上する論理回路検証装置を提供することを目的とする。 - 特許庁

A verification apparatus for the logic system described in a hardware description language records information about the state of execution of a dynamic simulation about the logic system, while performing simulation.例文帳に追加

ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。 - 特許庁

To provide a function verification device capable of verifying with ease and high accuracy interrupts to a model designed using a hardware description language, a test bench, a simulator program, and a storage medium.例文帳に追加

ハードウェア記述言語により設計されたモデルに対する割り込みの検証を容易かつ高精度に行うことができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。 - 特許庁

This logic verification method comprises steps of (A) providing a logic model 10 for voltage generation circuit described in an HDL (hardware design language); and (B) executing logic verification of the semiconductor integrated circuit including a voltage generation circuit 20.例文帳に追加

論理検証方法は、（Ａ）ＨＤＬで記述された電圧発生回路用の論理モデル１０を提供するステップと、（Ｂ）その論理モデル１０を用いることによって、電圧発生回路２０を含む半導体集積回路の論理検証を実行するステップとを有する。 - 特許庁

To provide a programming description generation device for hardware verification for generating an operation model to be accurately verified with cycle precision regardless of the sequence of the calculation of calculation formula showing the operation of a function block as descriptions with which hardware is expressed in general-purpose programming language.例文帳に追加

ハードウェアを汎用プログラミング言語で表現した記述として、機能ブロックの動作を示す計算式を計算する順番によらず、サイクル精度で正確に検証する動作モデルを生成することができるハードウェア検証用プログラミング記述生成装置を得る。 - 特許庁

This verification device or the like for a logic system described by a hardware description language has: a test bench production means executing the dynamic simulation; a static verification means executing static verification; and an error part specification means specifying an error part from results of the dynamic simulation and the static verification.例文帳に追加

ハードウェア記述言語により記述された論理システムの検証装置であって、動的シミュレーションを実行するテストベンチ作成手段と、静的検証を実行する静的検証手段と、前記動的シミュレーションと前記静的検証の結果から、エラー箇所を特定するエラー箇所特定手段を具備することを特徴とする論理システムの検証装置等、を提供する。 - 特許庁