Local switchesとは 意味・読み方・使い方

A hierarchical memory cell array comprises: global bit lines GBL, local bit lines LBL, precharge circuits Q10 and Q11 for the global bit lines, precharge circuits Q20 for the local bit lines, and hierarchical switches Q30.例文帳に追加

階層化メモリセルアレイは、グローバルビット線ＧＢＬ、ローカルビット線ＬＢＬ、グローバルビット線用のプリチャージ回路Ｑ１０、Ｑ１１、ローカルビット線用のプリチャージ回路Ｑ２０、階層スイッチＱ３０を備えている。 - 特許庁

The semiconductor device includes: bit lines (GBLL) connected to memory cells; sense amplifiers (SA) which are amplifiers connected to respective bit lines; local input/output lines (LIOT); input/output ports (IOP) which are local column switches; column selection lines (YS0); and global column switches (Q20, Q21).例文帳に追加

本発明の半導体装置は、メモリセルに接続されたビット線（ＧＢＬＬ）と、各ビット線に接続された増幅器であるセンスアンプ（ＳＡ）と、ローカル入出力線（ＬＩＯＴ）と、ローカルカラムスイッチである入出力ポート（ＩＯＰ）と、カラム選択線（ＹＳ０）と、グローバルカラムスイッチ（Ｑ２０、Ｑ２１）とを備えている。 - 特許庁

Compared with the prior art with block select switches provided at the ends or central parts of each local IO line pair, a high speed data transfer can be made.例文帳に追加

各ローカルＩＯ線対の端部または中央部にブロック選択スイッチを設けていた従来に比べ、高速なデータ転送が可能となる。 - 特許庁

The memory cell array of the semiconductor device includes local bit lines LBL1-LBL4 and global bit lines GBL1-GBL4, switches S1, S2, sense amplifiers SA1, SA2 on both sides, and switches S3, S4.例文帳に追加

本発明の半導体装置のメモリセルアレイにおいて、ローカルビット線ＬＢＬ１〜ＬＢＬ４及びグローバルビット線ＧＢＬ１〜ＧＢＬ４と、スイッチＳ１、Ｓ２と、両側のセンスアンプＳＡ１、ＳＡ２と、スイッチＳ３、Ｓ４を備えている。 - 特許庁

A current disk management means 12 switches the current disk to another local disk when an amount of data stored in the current disk has reached a maximum information amount.例文帳に追加

カレントディスク管理手段１２は、カレントディスクに格納されたデータ量が最大情報量に達すると、カレントディスクを他のローカルディスクに切り替える。 - 特許庁

Changeover switches 42 and 43 selectively supplies one between the local signals LO1 and LO2 to a mixer 13 of one receiving system between two receiving systems.例文帳に追加

切替スイッチ４２，４３は、二つの受信系のうち一方の受信系のミキサ１３にローカル信号ＬＯ１とＬＯ２の何れかを選択的に供給する。 - 特許庁

A semiconductor device of the present invention has a hierarchical bit line configuration consisting of local bit lines LBL and global bit lines GBL, and comprises hierarchical switches SW for controlling connection between the local bit lines LBL and the global bit lines GBL.例文帳に追加

本発明の半導体装置は、ビット線構成がローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の接続を制御する階層スイッチＳＷを備えている。 - 特許庁

An image processor 14 comprises bus switches/local memories 141, and a memory control unit 142 controls a data path and a memory region used by the memories 141.例文帳に追加

画像処理プロセッサ１４はバス・スイッチ／ローカル・メモリ群１４１を備え、前記メモリ群１４１の使用するメモリ領域、データパスの経路をメモリ制御部１４２で制御する。 - 特許庁