Logic redundancyとは 意味・読み方・使い方

As this prescribed logic level is a value indicating uncoincidence of compared results E0-n, a logic synthesizing means 7 judges that address information does not coincide with redundancy address information.例文帳に追加

この所定論理レベルは比較結果Ｅ０〜ｎの不一致を示す値であるので、論理合成手段７はアドレス情報と冗長アドレス情報とは不一致であると判定する。 - 特許庁

The redundancy operation detecting device comprises a selector circuit which selects a logic with an enable signal and a logic stoppage circuit which, when a particular logic is not selected in the selector circuit, stops with the enable signal in the input signal of the logic of the selector circuit in order to stop a signal of the group of the logical circuit corresponding to the above logic.例文帳に追加

イネーブル信号で論理を選択するセレクタ回路と、前記セレクタ回路で特定の論理が選択されない場合に、前記特定の論理に該当する論理回路群の信号を停止するよう、前記セレクタ回路の論理の入力信号部分に前記イネーブル信号で停止する論理停止回路とを具備する冗長動作検出装置。 - 特許庁

To prevent the occurrence of a corrosion in a metallic wiring for an internal circuit element even after a redundancy relief is conducted without increasing the area of a semiconductor device generated with an increase in an integration degree, in the semiconductor device in the logic semiconductor device with a semiconductor storage device having a redundancy relief function.例文帳に追加

冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も、内部回路素子の金属配線における腐食の発生を防止する。 - 特許庁

When one redundancy version is selected out of a plurality of redundancy versions, a transmitter 100 rearranges transmission bits of a symbol by an arrangement converter 110 and a logic inverter 120 on the basis of the selected redundancy version, and modulates the symbols having the transmission bits rearranged by a mapper modulator 130 using a prescribed signal constellation.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

A transmitter 100 rearranges transmission bits of a symbol based upon a selected redundancy version by an arrangement converter 110 and a logic inverter 120 once the one redundancy version is selected out of a plurality of redundancy versions, and modulates the symbols having the transmission bits rearranged by a mapper/modulator 130 using a predetermined signal constellation.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

A transmitter 100, when a redundancy version is selected from among a plurality of redundancy versions, rearranges transmission bits of a symbol based on the selected redundancy version by an arrangement converter 110 and a logic inverter 120, and modulates the symbol whose transmission bits are rearranged by a mapping unit/modulator 130 employing a predetermined signal constellation.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

To improve the detecting accuracy of a triple redundancy system more than a software system by processing with the only hardware using an analog comparator, a logic array and an analog switch.例文帳に追加

本発明は、アナログコンパレータ、ロジックアレイ及びアナログスイッチ等を用いてハードウェアのみで処理して３重冗長系の検出精度をソフトウェア方式よりも向上させることを目的とする。 - 特許庁

In a comparison means 3, when replacement for a spare memory level is not set, a non-redundancy setting signal jdg is turned to be at a high logic level to be non-activated, and operation is stopped.例文帳に追加

比較手段３は、予備メモリセルへの置換設定がされていない場合には、非冗長設定信号Ｊｄｇがハイ論理レベルとなり非活性化されて動作が停止する。 - 特許庁