PON circuitとは 意味・読み方・使い方

To reduce power consumption of a circuit constituting a backup line in a PON system containing the backup line.例文帳に追加

予備回線を持つＰＯＮシステムにおいて、予備回線を構成する回路の消費電力を削減すること。 - 特許庁

To obtain a delay time correction circuit in a PON system where a channel accommodation efficiency within one frame can be enhanced.例文帳に追加

１フレーム内の回線収容効率を高めることができるＰＯＮシステムにおける遅延時間補正回路を得る。 - 特許庁

In the subscriber's line section between optical network equipment 1 and an optical circuit terminating device 2, the PON transmission system makes the STM signals transmittable by inserting the signals into an ATM-PON transmission frame and the ATM signals transmittable, by inserting the signals into an STM-PON transmission frame.例文帳に追加

光ネットワーク装置１と光回線終端装置２の間の加入者線区間において、ＡＴＭ−ＰＯＮ伝送フレ−ム上にＳＴＭ信号を挿入して伝送可能とし、またＳＴＭ−ＰＯＮ伝送フレ−ム上にＡＴＭ信号を挿入して伝送可能とする。 - 特許庁

To avoid collision of each uplink signal in PON-I/F and PON sections by allowing an OLT to adjust processing delay time of a transmission/reception circuit according to a transmission rate of the uplink signal of each ONU.例文帳に追加

ＯＬＴが各ＯＮＵの上り信号の伝送レートに応じた送受信回路の処理遅延時間を調整することにより、ＰＯＮ−Ｉ／ＦおよびＰＯＮ区間でそれぞれの上り信号の衝突を回避する。 - 特許庁

To avoid collision of uplink signals in a PON section by minimizing an increase in a circuit scale in a dual-rate-compatible OLT.例文帳に追加

デュアルレート対応のＯＬＴにおいて、回路規模の増大を最小限に抑えてＰＯＮ区間における上り信号の衝突を回避する。 - 特許庁

Then, the voltage stabilizing circuit 10 increases a voltage Vi1 supplied to the amplifier 54 when a power-on reset signal Pon is outputted from a power-on reset circuit 52, but decreases the supply voltage Vi1 when the power-on reset signal Pon is not outputted.例文帳に追加

そして、電圧安定化回路１０は、パワーオンリセット回路５２からパワーオンリセット信号Ｐｏｎが出力されている時に増幅器５４への供給電圧Ｖｉ１を高くし、パワーオンリセット信号Ｐｏｎが出力されていない時に供給電圧Ｖｉ１を低くする消費電流制御部１２を備えている。 - 特許庁

This mechanism comprises receiving circuits in each communication rate as the receiving circuit for receiving data from PON terminal units 103A, 103B, respectively, and the receiving circuit is switched to the receiving circuit of the corresponding communication rate by speed selectors 105, 118A to 118E according to an allocation result of a DBA 104 for dynamically allocating a sending time band of the PON terminal units 103A, 103B.例文帳に追加

ＰＯＮ端末装置１０３Ａ,１０３Ｂからのデータを受信する受信回路として、通信速度別にそれぞれ受信回路を備え、ＰＯＮ端末装置１０３Ａ,１０３Ｂの送信時間帯を動的に割り当てるＤＢＡ１０４の割り当て結果に応じて、スピードセレクタ１０５，１１８Ａ〜１１８Ｅにより該当する通信速度の受信回路に切り替える。 - 特許庁

To provide a format conversion system which decreases the buffer capacity for destuff processing for a frame converting circuit from an in-device frame into an ATM-PON frame.例文帳に追加

装置内フレームからＡＴＭ−ＰＯＮフレームへのフレーム変換回路において、デスタッフ処理用のバッファ容量減少を可能にするフォーマット変換方式を提供する。 - 特許庁