Programmed Input-Outputとは 意味・読み方・使い方

An input device is provided with a constituent for capturing a video image, an input image processor for generating an output signal according to a motion obtained from the video image, and an output image processor programmed so that an object can be moved on a display image according to the signal to be received from the input image processor.例文帳に追加

入力装置は、ビデオ画像をキャプチャする構成要素と、ビデオ画像から得られるモーションに応じて出力信号を生成する入力画像プロセッサと、入力画像プロセッサから受信される信号に応じて表示画像上でオブジェクトを動かすようにプログラムされる出力画像プロセッサとを有する。 - 特許庁

A function block storage means 113 stores two or more kinds of function blocks FB1, FB2, etc. in which each ladder circuit for calculating an output signal to be determined according to input signal from each piece of safety equipment is programmed for each connection specification of each piece of safety equipment.例文帳に追加

ファンクション・ブロック記憶手段１１３は、各安全機器からの入力信号に応じて決定されるべき出力信号を算出する各ラダー回路を各安全機器の接続仕様別にプログラム化した複数種類のファンクション・ブロック（ＦＢ１，ＦＢ２，．．．）を記憶する。 - 特許庁

After a remote control unit 1b uses a data line 1g used also to supply power from a main body unit 1a to receive power, a remote microcomputer 1c uses a key input line 1h to output an identification signal programmed in advance in a remote control microcomputer 1c to a microcomputer 1c of the main body 1a.例文帳に追加

リモコン機器１ｂが本体機器１ａによって電源供給をも兼ねるデータライン１ｇを用いて電源オンした後、リモコンマイコン１ｄはキー入力ライン１ｈを用いて予めリモコンマイコン１ｄにプログラムされている識別信号を本体１ａのマイコン１ｃに出力する。 - 特許庁

A method and a device program a dual edge programmable delay unit that responds to an input signal with a a rise time and a fall time, includes a buffer which receives the input signal and provides an output signal with programmed variable delays between the rise and fall times of the output signal.例文帳に追加

デュアル・エッジ・プログラマブル遅延ユニットをプログラムする方法およびデバイスであって、立ち上がり時間および立ち下がり時間を有する入力信号に応答し、入力信号を受信し出力信号を供給するバッファを含み、出力信号の立ち上がり時間と立ち下がり時間との間にはプログラムされた可変遅延がある。 - 特許庁

An address register receives an output of the first input buffer circuit as an address responding to address load signals, a command register receives an output of a first address buffer circuit as a command responding to command load signals, and a data input register receives simultaneously output of the first and the second input buffer circuits as data to be programmed responding to the data load signal.例文帳に追加

前記アドレスレジスタはアドレスロード信号に応答して前記第１入力バッファ回路の出力をアドレスとして受け入れ、前記コマンドレジスタは前記コマンドロード信号に応答して前記第１アドレスバッファ回路の出力をコマンドとして受け入れ、前記データ入力レジスタは前記データロード信号に応答して前記第１及び第２入力バッファ回路の出力をプログラムすべきデートとして同時に受け入れる。 - 特許庁

Also, it includes an X-decoder 430 selecting a word line and a Y-decoder 440 providing a path for input/output data in the selected memory cell, and the selected memory cell is programmed by using a program voltage corresponding to the applicable program verifying voltage in accordance with the control signal from the cell characteristic inspection circuit 450.例文帳に追加

そして、ワード線を選択するXデコーダ４３０と、選択したメモリセルのデータを入出力するための経路を提供するYデコーダ４４０を有し、セル特性検査回路４５０からの制御信号で選択したメモリセルを該当プログラム検証電圧に対応するプログラム電圧を用いてプログラムする。 - 特許庁

In a process control system having a controller 103 and a plurality of input/output devices 140 in communication using a bus 110, a primary redundant device 120 and a secondary redundant device 122 are coupled to the bus, wherein the secondary redundant device is programmed to detect a primary redundant device fault.例文帳に追加

バス１１０を利用して通信する複数の入出力デバイス１４０および制御装置１０２を有するプロセス制御システム内において、第１冗長デバイス１２０および第２冗長デバイス１２２は前記バスに結合されており、そこでは、第２冗長デバイスは第１冗長デバイス障害を検出するようにプログラムされている。 - 特許庁