R16とは 意味・読み方・使い方

A 1st control current Ia is led out of a node N13 between resistances R11 and R12 and a 2nd control current Ib which has a complementary value with the 1st control current Ia is supplied to a node N14 between the resistors R15 and R16.例文帳に追加

抵抗Ｒ１１，Ｒ１２間のノードＮ１３から第１制御電流Ｉａを引き抜き、抵抗Ｒ１５，Ｒ１６間のノードＮ１４に第１制御電流Ｉａと相関値を持つ第２制御電流Ｉｂを供給する。 - 特許庁

By making the current (I2-I4) flow through the resistor R16, the large voltage V16 proportional to the V1-V2 (=VDS) is generated, and the voltage V5 determined by summing the voltage V16 and the voltage (V1-V2) is supplied to the comparator CMP 1 for comparing with the overcurrent determination voltage V4.例文帳に追加

そして、抵抗Ｒ１６に電流（Ｉ２−Ｉ４）を流すことにより、Ｖ１−Ｖ２（＝ＶDS）に比例した大きさの電圧Ｖ１６を発生させ、この電圧Ｖ１６と（Ｖ１−Ｖ２）を足し合わせた電圧Ｖ５を、比較器ＣＭＰ１に供給して、過電流判定電圧Ｖ４との比較を行う。 - 特許庁

Then the frequency multiplier apparatus repeats the correction of frequency control data CD1 to CD12(c) by each period of the reference signal PREF to produce an output signal POUT resulting from multiplying the frequency of the reference signal PREF by a multiple of total number of polyphase clocks R1 to R16.例文帳に追加

そして、基準信号ＰＲＥＦの１周期毎に周波数制御データＣＤ１〜ＣＤ１２（ｃ）の補正を繰り返すことにより、基準信号ＰＲＥＦの周波数を多相クロックＲ１〜Ｒ１６の総数倍に逓倍した出力信号ＰＯＵＴを発生させる。 - 特許庁

The resistors R6, R7, R15, R16, R23, R24 change phases of voltages Vgs, Vgd applied to a gate-source capacitance Cgs and a gate-drain capacitance Cgd in the transistors Qtx1 to Qtx4, Qrx1 to reduce a harmonic distortion amount thereby.例文帳に追加

これら抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１におけるゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相が変化させ、それにより高調波歪み量を低減させる。 - 特許庁

An electrode driving part comprises: a diode D16 and a resistor R13; a diode D13 and a resistor R14; a diode D14 and a resistor R15; a diode D15 and a resistor R16; a diode D11 and a resistor R17; and a bootstrap circuit connecting a diode 12 and a resistor 18 in series therewith, wherein all or some of these resistors are wire wound resistors.例文帳に追加

電極駆動部は、ダイオードＤ１６と抵抗器Ｒ１３、ダイオードＤ１３と抵抗器Ｒ１４、ダイオードＤ１４と抵抗器Ｒ１５、ダイオードＤ１５と抵抗器Ｒ１６、ダイオードＤ１１と抵抗器Ｒ１７、およびダイオードＤ１２と抵抗器Ｒ１８を直列接続したブートストラップ回路を備え、これら抵抗器のすべてあるいはいくつかを巻き線抵抗器とする。 - 特許庁

A clock input interface circuit 1 includes impedance matching/output voltage regulating resistances R11, R13, output voltage regulating resistances R12, R14, current stabilizing resistances R15, R16, an antireflection terminating resistance R17, DC level blocking capacitances C1, C2, RF bypass capacitances C3, C4, and current source transistors Q1, Q2.例文帳に追加

クロック入力インターフェース回路１は、インピーダンス整合・出力電圧調整抵抗Ｒ１１，Ｒ１３と、出力電圧調整抵抗Ｒ１２，Ｒ１４と、電流安定化抵抗Ｒ１５，Ｒ１６と、反射防止終端抵抗Ｒ１７と、ＤＣレベル阻止容量Ｃ１，Ｃ２と、ＲＦバイパス容量Ｃ３，Ｃ４と、電流源トランジスタＱ１，Ｑ２とから成る。 - 特許庁