Retimingとは 意味・読み方・使い方

A 1st data retiming circuit 102 outputs 1st reproduced data 5 by retiming an input data signal 1 at the 1st clock and a 2nd data retiming circuit 105 outputs 2nd reproduced data 6 by retiming the input data signal at the 2nd clock.例文帳に追加

第１データリタイミング回路１０２は第１クロックで入力データ信号１をリタイミングして第１再生データ５を出力し、第２データリタイミング回路１０５は第２クロックで入力データ信号をリタイミングして第２再生データ６を出力する。 - 特許庁

The computing pipeline 1 includes an SALP 2 comprising an SALC 3 capable of dynamically varying the performance of each component element, and retiming circuits 5 for retiming or directly sending the results of processing by the SALC 3, the SALC 3 and the retiming circuits 5 being cascaded to each other; and a pipeline controller 4 that creates for each retiming circuit 5 the control data for causing the retiming circuits 5 to retime or directly send the results.例文帳に追加

構成素子の性能を動的に変化させることが可能なＳＡＬＣ３、及びＳＡＬＣ３による処理結果をリタイミング又はスルーするためのリタイミング回路５が交互にカスケード接続されて成るＳＡＬＰ２と、リタイミング回路５にリタイミング又はスルーさせるための制御データを、リタイミング回路５毎に生成するパイプラインコントローラ４と、を備える演算パイプライン１を提供する。 - 特許庁

The tester has an analog test portion which makes an analog test of each device under test and outputs a retiming clock, and a digital test portion which performs retiming by the retiming clock of this analog test portion and makes a digital test of the device under test.例文帳に追加

本装置は、被試験対象のアナログ試験を行い、リタイミングクロックを出力するアナログ試験部と、このアナログ試験部のリタイミングクロックによりリタイミングを行うと共に、被試験対象のデジタル試験を行うデジタル試験部とを有することを特徴とする装置である。 - 特許庁

The output waveform of the FF12 is retiming-processed again by the next stage FF13.例文帳に追加

ＦＦ１２の出力波形は、さらに次段ＦＦ１３にて再度リタイミングされる。 - 特許庁

To provide signal buffering and retiming circuits for a plurality of memory devices.例文帳に追加

複数のメモリ素子のための信号バッファリングおよびリタイミング回路を提供する。 - 特許庁

To reduce the scale of a retiming circuit for transferring the clock of reference frame pulses to the clock inside the device.例文帳に追加

基準フレームパルスを装置内クロックに乗せ換えるためのリタイミング回路を小規模化する。 - 特許庁

The present invention relates to the signal buffering and retiming (SBR) circuits for the plurality of memory devices.例文帳に追加

複数のメモリ素子のための信号バッファリングおよびリタイミング（ＳＢＲ）回路である。 - 特許庁

To exclude the malfunction of a synchronizing circuit which may be caused by the duty deterioration of a retiming clock signal.例文帳に追加

リタイミングクロック信号のデューティ劣化に起因する同期化回路の誤動作を排除する。 - 特許庁