「Retiming」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

RETIMING BUFFER CONTROLLER FOR TIME-DIVISION MULTIPLEX COMMUNICATION RECEPTION例文帳に追加

時分割多重通信受信用リタイミングバッファ制御装置 - 特許庁

A 1st data retiming circuit 102 outputs 1st reproduced data 5 by retiming an input data signal 1 at the 1st clock and a 2nd data retiming circuit 105 outputs 2nd reproduced data 6 by retiming the input data signal at the 2nd clock.例文帳に追加

第１データリタイミング回路１０２は第１クロックで入力データ信号１をリタイミングして第１再生データ５を出力し、第２データリタイミング回路１０５は第２クロックで入力データ信号をリタイミングして第２再生データ６を出力する。 - 特許庁

To obtain a retiming circuit operative at a high speed over 100 GHz.例文帳に追加

100 GHz以上の高速で動作するリタイミング回路を提供する。 - 特許庁

The computing pipeline 1 includes an SALP 2 comprising an SALC 3 capable of dynamically varying the performance of each component element, and retiming circuits 5 for retiming or directly sending the results of processing by the SALC 3, the SALC 3 and the retiming circuits 5 being cascaded to each other; and a pipeline controller 4 that creates for each retiming circuit 5 the control data for causing the retiming circuits 5 to retime or directly send the results.例文帳に追加

構成素子の性能を動的に変化させることが可能なＳＡＬＣ３、及びＳＡＬＣ３による処理結果をリタイミング又はスルーするためのリタイミング回路５が交互にカスケード接続されて成るＳＡＬＰ２と、リタイミング回路５にリタイミング又はスルーさせるための制御データを、リタイミング回路５毎に生成するパイプラインコントローラ４と、を備える演算パイプライン１を提供する。 - 特許庁

The output waveform of the FF12 is retiming-processed again by the next stage FF13.例文帳に追加

ＦＦ１２の出力波形は、さらに次段ＦＦ１３にて再度リタイミングされる。 - 特許庁

To provide signal buffering and retiming circuits for a plurality of memory devices.例文帳に追加

複数のメモリ素子のための信号バッファリングおよびリタイミング回路を提供する。 - 特許庁

To exclude the malfunction of a synchronizing circuit which may be caused by the duty deterioration of a retiming clock signal.例文帳に追加

リタイミングクロック信号のデューティ劣化に起因する同期化回路の誤動作を排除する。 - 特許庁

The present invention relates to the signal buffering and retiming (SBR) circuits for the plurality of memory devices.例文帳に追加

複数のメモリ素子のための信号バッファリングおよびリタイミング（ＳＢＲ）回路である。 - 特許庁

The tester has an analog test portion which makes an analog test of each device under test and outputs a retiming clock, and a digital test portion which performs retiming by the retiming clock of this analog test portion and makes a digital test of the device under test.例文帳に追加

本装置は、被試験対象のアナログ試験を行い、リタイミングクロックを出力するアナログ試験部と、このアナログ試験部のリタイミングクロックによりリタイミングを行うと共に、被試験対象のデジタル試験を行うデジタル試験部とを有することを特徴とする装置である。 - 特許庁

To reduce the scale of a retiming circuit for transferring the clock of reference frame pulses to the clock inside the device.例文帳に追加

基準フレームパルスを装置内クロックに乗せ換えるためのリタイミング回路を小規模化する。 - 特許庁

A retiming circuit 5 applies retiming to a unipolar signal S4, that is sampled by the edge detection circuit 2 and delayed by using the clock S6, to obtain an NRZ data signal S7 synchronously with a clock signal S8 (S6).例文帳に追加

リタイミング回路５は、エッジ検出回路２でサンプリングされ，且つ遅延されたユニポーラ信号Ｓ４をクロックＳ６でリタイミングし、クロック信号Ｓ８（Ｓ６）に同期したＮＲＺデータ信号Ｓ７を得る。 - 特許庁

A memory section 11 of a buffer section 1 temporarily stores a received main signal by two cells, a retiming section 12 outputs only with retiming not through the memory section 11, and a select section 13 selects a path through which the received main signal passes through the memory section 11 or a path through which the received main signal passes through the retiming section 12.例文帳に追加

バッファ部１のメモリ部１１は２セル分の入力主信号を一時蓄え、リタイミング部１２は入力主信号をメモリ部１１を通さずにリタイミングのみで出力させ、セレクト部１３は入力主信号がメモリ部１１を通るパスと入力主信号がリタイミング部１２を通るパスとのうちの一方を選択する。 - 特許庁

Furthermore, little is known about the effectiveness of retiming when combined with the adjustment of clock skews. 例文帳に追加

さらに、クロックスキューの調整と組み合わされた再タイミングの有効性については、よく知られていない。 - コンピューター用語辞典

An enable signal (i) is generated by a decoder 4, and an enable retiming signal (j) is generated by the enable signal.例文帳に追加

デコーダ４によりイネーブル信号ｉが生成され、このイネーブル信号よりイネーブルリタイミング信号ｊが生成される。 - 特許庁

To automatically optimize a punching phase in a data retiming circuit even when an eye pattern of an input data signal is changed.例文帳に追加

入力データ信号のアイパターンが変化してもデータリタイミング回路での打ち抜き位相を自動的に最適化する。 - 特許庁

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal.例文帳に追加

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。 - 特許庁

BIT-RATE AND FORMAT INSENSITIVE ALL-OPTICAL CIRCUIT FOR RESHAPING, REGENERATION AND RETIMING OF OPTICAL PULSE STREAM例文帳に追加

光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路 - 特許庁

To provide a packet-switching apparatus for eliminating the need for an optical switch and reducing the cost, without generating a retiming control signal.例文帳に追加

光スイッチを不要とし、リタイミング制御信号を生成することなく、コストダウンを図れるパケット交換装置を得る。 - 特許庁

The system includes an AO2R device followed by an AOCR clock recovery module and an AOR retiming device.例文帳に追加

本システムでは、ＡＯ２Ｒ装置の後にＡＯＣＲクロック回復モジュール及びＡＯＲ時間調整装置が続いている。 - 特許庁

To provide a clock signal extracting circuit capable of suppressing the decrease of retiming merge in a parallel digital interface.例文帳に追加

パラレルディジタルインタフェースにおけるリタイミングマージの減少を抑えることを可能とするクロック信号抽出回路を提供する。 - 特許庁

The pipeline controller 4 supplies the control data so that a predetermined number of retiming means retime the results of processing.例文帳に追加

パイプラインコントローラ４は、所定の個数のリタイミング手段が処理結果のリタイミングを行うように制御データを供給する。 - 特許庁

... that input retiming registers are clearly a worthwhile architectural feature to include in a multicontext device 例文帳に追加

入力リタイミング・レジスタが, マルチコンテキスト・デバイスの中に入れるという, 明らかにやり甲斐のある構造的特色を持つこと... - コンピューター用語辞典

An output signal of the first retiming means 1-11 is retimed by a negative phase clock of the voltage controlled oscillator at a second retiming means 1-13, and a phase difference between the positive clock and negative clock is detected by a phase difference detecting means 1-14 of the negative clock.例文帳に追加

第２リタイミング手段１−１３で第１リタイミング手段１−１１の出力信号を電圧制御発振器の逆相クロックでリタイミングし、逆相クロック位相差検出手段１−１４により正相クロックと逆相クロックとの位相差を検出する。 - 特許庁

The data shift circuit 106 delays the phase of a frequency dividing clock 103 to delay timing of data retiming of serial-to-parallel conversion circuits 115, 116.例文帳に追加

データシフト信号106は分周クロック103の位相を遅らせることにより、シリアルパラレル変換回路115、116のデータリタイミングのタイミングを遅らせる。 - 特許庁

To eliminate phase jitter components generated in retiming for demodulation processing to improve accuracy for detection output of a phase detection circuit.例文帳に追加

復調処理のためのリタイミング時に発生する位相ジッタ成分を除去して位相検波回路の検波出力の精度を改善する - 特許庁

The AOR retiming device takes as input a recovered clock signal extracted from the output of the AO2R by the AOCR clock recovery module.例文帳に追加

ＡＯＲ時間調整装置は、ＡＯＣＲクロック回復モジュールによってＡＯ２Ｒの出力から抽出された再生クロック信号を入力として取る。 - 特許庁

To ensure optimum retiming margin by extracting a center phase of an eye aperture part, independently of jitter distribution of received data.例文帳に追加

入力データのジッタ分布に依存することなく、アイ開口部の中心位相を抽出し、最適なリタイミングマージンを確保するビット同期回路を提供する。 - 特許庁

To prevent an erroneous signal from being outputted as a data signal in a phase adjusting circuit for automatically adjusting a clock signal at the time of retiming to an appropriate phase.例文帳に追加

リタイミング時のクロック信号を適切な位相に自動調整する位相調整回路において、データ信号として誤った情報を出力させない。 - 特許庁

A switching signal 35 is generated as a retiming switching signal 37, so as not to switch the systems by the rise or fall of these frequency dividing clocks 331 and 332 through a retiming circuit 36 and any one of first and second system frequency dividing clocks 331 and 332 is selected and outputted as an output clock 38.例文帳に追加

切替信号３５は、リタイミング回路３６によってこれら分周クロック３３_1、３３_2の立ち上がりあるいは立ち下がりで系が切り替わらないようなリタイミング切替信号３７として生成され、第１あるいは第２の系分周クロック３３_1、３３_2のいずれかを選択して、出力クロック３８として出力される。 - 特許庁

To provide a total optical signal reproducing apparatus for reproducing an optical signal distorted in an optical communication network through amplifying, reproducing, and retiming processes, and also a method therefor.例文帳に追加

本発明は光通信網で歪曲された光信号を増幅、再生及び再同期化過程を通じて再生する全光信号再生装置及び方法を提供する。 - 特許庁

The serial-parallel converter comprises 1:2 serial-parallel(S/P) conversion circuits 1-3, 5, 6, D flip-flop(D-FF) circuits 4,7, a retiming circuit 8, and a frequency divider circuit 9.例文帳に追加

複数の１：２シリアルーパラレル（Ｓ／Ｐ）変換回路１〜３、５、６と、Ｄ型フリップフロップ（Ｄ−ＦＦ）４、７と、リタイミング回路８と、分周回路９とにより構成される。 - 特許庁

A slip decision circuit 3 receives the write address, the read clock and a corrected write address 13 to discriminate whether or not a signal resulting from retiming the write address by the read clock is slipped.例文帳に追加

スリップ判定回路３はライトアドレス，リードクロックおよび訂正ライトアドレス１３を入力し、ライトアドレスをリードクロックでリタイミングした信号がスリップしたか判定する。 - 特許庁

To suppress waveform distortion and noise of ultra high speed signal light and to increase a transmission distance and transmission capacity by a simple constitution which is not provided with a retiming means.例文帳に追加

リタイミング手段を含まない簡単な構成で、超高速信号光の波形歪みや雑音を抑圧し、伝送距離および伝送容量の拡大を可能にする。 - 特許庁

To provide an optical waveform reproducing circuit capable of discriminating and reproducing (or reshaping the waveform of a signal light and performing the retiming of the signal light) the signal light whose waveform is degraded without accompanying wavelength transformation.例文帳に追加

波長変換を伴わずに、波形劣化した信号光を識別再生（波形整形およびリタイミング）することができる光波形再生回路を提供する。 - 特許庁

The output is the recovered clock signal gated by the regenerated and reshaped input signal, and a monitor circuit is used to set the optimum operations of the retiming device.例文帳に追加

出力は、再生され再整形された入力信号によってゲート制御された回復クロック信号であり、時間調整装置の最適動作を設定するためにモニター回路が使用される。 - 特許庁

The frequency divider circuit 9 receives an input clock signal 20 and gives clock signals 21-24 to the 1:2 S/P conversion circuits, the D-FF circuits and the retiming circuit 8.例文帳に追加

分周回路９には、入力クロック信号２０が入力され、クロック信号２１〜２４を上述した１：２Ｓ／Ｐ変換回路、Ｄ−ＦＦおよびリタイミング回路８に入力する。 - 特許庁

The phase of data is detected by performing retiming of the data by a delayed clock, and phase difference between data is reduced in such a manner that a correcting and controlling means 12 corrects the delay quantity of data.例文帳に追加

遅延されたクロックでデータをリタイミングすることでデータの位相を検出し、補正・制御手段１２にてデータの遅延量を補正することで、データ間の位相差を低減する。 - 特許庁

The retiming circuit 8 receives output data from the 1:2 S/P conversion circuits 2, 3, 5, 6 at an output stage and the D-FF circuits 4, 7 and outputs a parallel data signal 19.例文帳に追加

出力段の１：２Ｓ／Ｐ変換回路２、３、５、６およびＤ−ＦＦ４、７からの出力データを、リタイミング回路８に入力し、パラレルデータ信号１９を出力する。 - 特許庁

To provide a test circuit detecting whether a bit error takes place in retiming data outputted from a CDR circuit when an input timing of serial data is changed.例文帳に追加

シリアルデータの入力タイミングが変化した場合に、ＣＤＲ回路から出力されるリタイミングデータにビットエラーが発生するかどうかを検出することができるテスト回路を提供する。 - 特許庁

The retiming means changes the assertion timing and negation timing of the chip select signal in relation to the transfer clock signal according to the setting content of the timing setting means.例文帳に追加

タイミング変更手段は、上記タイミング設定手段の設定内容に基づいて、チップセレクト信号のアサートタイミング及びネゲートタイミングを上記転送用クロック信号との関係で変更する。 - 特許庁

The data are sequentially read from an area corresponding to the CH under the condition that the CH of a read CH selection signal and a read ready signal generated on the basis of the detection of the tail end of retiming data of each CH are coincident.例文帳に追加

各ＣＨのリタイミングデータの最後尾の検出に基づき生成したリードレディ信号と読出ＣＨ選択信号のＣＨの一致を条件として、当該ＣＨ対応のエリアから順次読み出す。 - 特許庁

To provide an optical network comprising nodes each having a wavelength conversion capability or a regeneration, reshaping and retiming capability and nodes each having no capability wherein each node notifies the other nodes about an operating state of each capability.例文帳に追加

波長変換機能あるいは識別再生機能を有するノードと、その機能を有しないノードから構成される光ネットワークにおいて、各ノード間で各機能の使用状況の通知を行う。 - 特許庁

The number of inserted depuncture data is counted by a second counter 6 according to the retiming signal (j), and the output of the shift register 1 is successively outputted with the count value of the second counter 6 as a selection signal.例文帳に追加

リタイミング信号ｊによりデパンクチャデータの挿入数を第二のカウンタ６で計数し、この第二のカウンタ６のカウント値を選択信号としてシフトレジスタ１の出力を順次選択する。 - 特許庁

The output signal of the counter 5 is retiming-processed by an FF16, and inputted to an ACT signal generating circuit 6, and an ACT signal c is finally outputted from a control side package 1.例文帳に追加

カウンタ１５の出力信号はＦＦ１６にてリタイミング後、ＡＣＴ信号生成回路６に入力され、最終的にＡＣＴ信号ｃとなって制御側パッケージ１から出力される。 - 特許庁

A limiter amplifier 10 generates a binary quantizing signal from a received IF frequency signal, a phase detection circuit 20 detects a phase value from a timing of leading and trailing of the binary quantizing signal; a retiming circuit 30 conducts retiming of the detected phase value at a predetermined sample rate, and a phase smoothing circuit 40 smoothes and suppresses jitter components of the phase value generated in the occasion.例文帳に追加

受信ＩＦ周波数信号をリミタ増幅器１０により２値量子化信号に生成し、位相検波回路２０により２値量子化信号の立ち上がり、立ち下がりのタイミングから位相値を検出し、検出された位相値をリタイミング回路３０により所定のサンプルレートでリタイミングし、その際に発生する位相値のジッタ成分を位相平滑化回路４０により平滑化して抑圧する。 - 特許庁