VIN TYPEとは 意味・読み方・使い方

To perform normal boosting action by suppressing the improper action of a control circuit 13 caused by the drop of an input DC voltage Vin, in a switched capacitor type stabilization power circuit 11.例文帳に追加

スイッチドキャパシタ型の安定化電源回路１１において、入力直流電圧Ｖｉｎの低下による制御回路１３の動作不良を抑え、正常な昇圧動作を行う。 - 特許庁

Differential input signals Vin+, Vin- are received by a differential input/single-phase output type voltage/current converting amplifier Gm1, a single-phase output signal of the voltage/current converting amplifier Gm1 is received by one floating register comprised of transistors P1, N2, and transistors P2, N2 of the output stage are driven by the floating register.例文帳に追加

差動入力信号Ｖin+，Ｖin-を差動入力／単相出力型の電圧−電流変換増幅器Ｇｍ１で受け、電圧−電流変換増幅器Ｇｍ１の単相出力信号をトランジスタＰ１，Ｎ２による一つのフローティングレジスタで受けて、フローティングレジスタにより出力段のトランジスタＰ２，Ｎ２を駆動する。 - 特許庁

The differential pair 20 includes a 1st MOS transistor M1 of n-type of an enhancement type to whose gate electrode an input signal Vin is supplied, and a 2nd MOS transistor M2 of n-type of depletion type whose source is connected to the source of the 1st MOS transistor, and whose threshold voltage is smaller than the threshold voltage of the 1st MOS transistor M1.例文帳に追加

差動対２０は、入力信号Ｖｉｎがそのゲート電極に供給されるエンハンスメント型のｎ型の第１のＭＯＳトランジスタＭ１と、そのソースが第１のＭＯＳトランジスタＭ１のソースに接続されその閾値電圧が第１のＭＯＳトランジスタＭ１の閾値電圧より小さいデプレッション型のｎ型の第２のＭＯＳトランジスタＭ２とを含む。 - 特許庁

Also, in N channel type MOS transistors Qn1, Qn2, a low potential level Vss, for example a ground potential is given to each source and body, and the signal inputs Vin, BVin are supplied to respective gates.例文帳に追加

また、Ｎチャネル型ＭＯＳトランジスタＱｎ１，Ｑｎ２は、各ソース、ボディーに低電位レベルＶｓｓ、例えば接地電位が与えられ、上記の信号入力Ｖｉｎ、ＢＶｉｎがそれぞれのゲートに供給される。 - 特許庁

This circuit is provided with a reference voltage generation stage 1 composed by serially connecting a depletion type MOS transistor Q1 and an enhancement type MOS transistor Q2 and makes the electric potential at the junction of the transistors Q1 and Q2 to Vin and outputting the electric potential.例文帳に追加

デプレッション型ＭＯＳトランジスタＱ１とエンハンスメント型ＭＯＳトランジスタＱ２が直列に接続されてなる基準電圧発生段１が設けられており、ＭＯＳトランジスタＱ１，Ｑ２の接続点の電位をＶinとして出力段３に出力している。 - 特許庁

The first and second conductivity-type differential amplifier circuits 100, 110 include first and second pairs of conductivity-type transistors (PT1, PT2, NT3, NT4), in which an input signal Vin and an output signal Vout are inputted each.例文帳に追加

第１及び第２の導電型差動増幅回路１００、１１０は、入力信号Ｖｉｎ及び出力信号Ｖｏｕｔがそれぞれ入力される第１及び第２の導電型の第１及び第２の差動トランジスタ対（ＰＴ１、ＰＴ２、ＮＴ３、ＮＴ４）を含む。 - 特許庁

At the time of data read-out operation, a word line WL and a column selection signal Y of Vcc voltage are simultaneously activated, minute potential difference is caused in the pair of bit lines, voltage of 1/2 Vcc-Vin is applied to gates of respective N type transistors 63, 64 through respective N type transistors 61, 62 of a reading/writing circuit 6.例文帳に追加

データ読み出し動作時、ワード線ＷＬ及び、Ｖcc電圧のコラム選択信号Ｙが同時に活性化され、前記ビット線対には微小電位差が生じ、読み/書き回路６の各Ｎ型トランジスタ61、62を通じて各Ｎ型トランジスタ63、64のゲートには1/2・Ｖcc−Ｖtnの電圧が印可される。 - 特許庁

Influence of a voltage drop from a first potential Vcc_H of a p-type transistor 402 of an output circuit 400 due to the signal potential Vin is reduced at the drain end D of the driving transistor 121 to suppress lateral crosstalk during black window pattern display.例文帳に追加

信号電位Ｖinによる出力回路４００のｐ型トランジスタ４０２での第１電位Ｖcc_Hからの電圧降下分の影響が駆動トランジスタ１２１のドレイン端Ｄでは低減させることで黒ウインドウパターン表示時の横クロストークを抑制する。 - 特許庁