architecture levelとは 意味・読み方・使い方

This method for designing a custom circuit device 100 begins with a high level architecture of subsystems coupled by virtual wires.例文帳に追加

カスタム回路デバイス（１００）の設計方法は、仮想ワイヤによって接続されたサブシステムの高水準アーキテクチャから開始する。 - 特許庁

Multi-port memory architecture having a multilevel hierarchy typically has one-port memory cells in the lowermost hierarchical level.例文帳に追加

多重階層平面を有するマルチポートメモリアーキテクチャは、典型的には最下位階層平面において１ポートメモリセルを有している。 - 特許庁

This method comprises that a voltage level previously set in a cell is made before delay-rewriting in destructive read architecture, and this voltage level previously set has a value between a logic 0 voltage level and a logic 1 voltage level.例文帳に追加

例示的一実施形態において本方法は、破壊読取りアーキテクチャ内の遅延書戻しの前に、セル内に事前設定された電圧レベルを作り出すことを含み、この事前設定された電圧レベルは、論理０電圧レベルと論理１電圧レベルの間の値を有する。 - 特許庁

To drastically increase throughput data by having only to increase the number of gates in use in a minimum level with the pipeline-processed architecture.例文帳に追加

パイプライン化されたアーキテクチャにより、使用したゲート数を最小限に増やすだけでスループットデータを大幅に増やすことを可能とする。 - 特許庁

To reduce power consumption of a semiconductor storage to which a self-time logic system and a multi-level block selection architecture are adopted.例文帳に追加

セルフタイムロジック方式および多階層ブロック選択アーキテクチャを採用した半導体記憶装置の消費電力を低減させること。 - 特許庁

The super-privileged software sets bits in the PCR that specify the architecture level that the processor is to appear to support so that when the program runs on the processor, the processor behaves in accordance with the architecture level for which the program is designed.例文帳に追加

プログラムがプロセッサ上で作動するとき、そのプログラムが或るアーキテクチャ・レベルのために設計された場合のそのアーキテクチャ・レベルに従ってプロセッサが動作するよう、超特権ソフトウェアは、プロセッサがサポートするように見えるべきアーキテクチャ・レベルを指定するビットをＰＣＲにセットする。 - 特許庁

To enable multicolored features to print without using a multiple version RIP and a high-level application (even in a system such as a CL architecture).例文帳に追加

多版ＲＩＰや高等なアプリを使用しなくても（ＣＬアーキテクチャのようなシステムでも）、多色の特色を印字することを可能にする。 - 特許庁

A fast bus architecture is characterized in a low signal level, differential detection and the net current sum of zeros on a group of four wire transmission lines.例文帳に追加

高速バス・アーキテクチャは、低い信号レベルと、差動検出と、４本のワイヤ伝送線路群上の０の正味電流和とを特徴とする。 - 特許庁