associative memory systemとは 意味・読み方・使い方

To reduce access frequency to a tag memory and a data memory in a set-associative system cache device.例文帳に追加

セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。 - 特許庁

To reduce circuit scale of a cache memory system having an associative memory device and a cache RAM block.例文帳に追加

連想記憶装置（ＣＡＭ）２４とキャッシュＲＡＭブロック２８をもつキャッシュメモリシステム２２の回路規模を小さくする。 - 特許庁

To provide an associative memory of which the cost is appropriate and which is easy to control, in a system using a plurality of associative memories having different constitutions.例文帳に追加

構成の異なる複数の連想メモリを使用するシステムにおいて、コスト的に無駄がなく、制御しやすい連想メモリを提供する。 - 特許庁

To obtain an associative memory cell that enables energy-saving during a retrieval operation; an associative memory cell array that takes measure to execute retrieval operation under low power consumption and realizes speed-up; an address retrieval memory using the associative memory cell array; and a network address retrieving device having a system LSI with excellent usability.例文帳に追加

検索動作時の低消費電力化を可能にする連想メモリセル、検索動作を低消費電力のもとで実行できる方策を講じて高速化を可能にする連想メモリセルアレイ、それを用いたアドレス検索メモリおよび使い勝手の優れたシステムＬＳＩたるネットワークアドレス検索装置を得ること。 - 特許庁

To provide a method and a device for replacing a cache line in a computer system having a set associative cache memory.例文帳に追加

セット・アソシアティブ・キャッシュ・メモリを備えたコンピュータ・システムにおいてキャッシュ・ラインを置き換える方法と装置を提供する。 - 特許庁

The data entry to the associative memory 4 is set to "enable" upon the receipt of a transfer frame addressed to its own apparatus from a line system bus B1, header information of the frame is entered to the associative memory 4 on the basis of it that the entry is set to "enable".例文帳に追加

連想メモリ4へのデータエントリをイネーブルに設定しておき、回線系バスB1から自装置宛の転送フレームを受信したとき、該エントリがイネーブルに設定されていることに基づき、該フレームのヘッダ情報を連想メモリ4へエントリする。 - 特許庁

To enable deciding sending at multi-hit by WRR (Weighted Round Robin) in a system using an associative memory.例文帳に追加

連想メモリを用いたシステムにおいてにおいて、マルチヒット時の送出決定をＷＲＲ（Ｗｅｉｇｈｔｅｄ Ｒｏｕｎｄ Ｒｏｂｉｎ：重み付き回転優先制御）で決定できるようにする。 - 特許庁

To detect a bit error in a reference history without adding redundancy bit to the reference history in a cache memory device of Nway set associative system.例文帳に追加

Ｎウェイ・セット・アソシアティブ方式のキャッシュメモリ装置において、参照履歴に冗長ビットを付加することなく、参照履歴のビットエラーを検出する。 - 特許庁