block designsとは 意味・読み方・使い方

A topological space level processing block 130 designs programs stored in an object set storage part 190 as topological spaces.例文帳に追加

位相空間レベル処理ブロック１３０は、オブジェクト集合記憶部１９０に格納されたプログラムを位相空間として設計する。 - 特許庁

In this concrete block, different designs are applied to the front side 1A and backside 1B of a concrete block body 1 with a polygonal contour, respectively.例文帳に追加

多角形状の輪郭を有するコンクリート製ブロック本体１の表面１Ａと裏面１Ｂに異なる意匠が施されているコンクリートブロックである。 - 特許庁

An assembly level process block 120 extracts a plurality of programs from an object assembly storage part 190, and a phase space level process block 130 designs a program as a phase space.例文帳に追加

集合レベル処理ブロック１２０は、オブジェクト集合記憶部１９０から複数のプログラムを抽出し、位相空間レベル処理ブロック１３０は、プログラムを位相空間として設計する。 - 特許庁

Designs showing various patterns are read by a computer, and a design drawing is prepared from these data and, based on this design drawing, a glass block with plural colors of an equilateral triangle column, a regular square column or a regular hexagonal column glass block can be placed and fixed.例文帳に追加

絵柄を記載した図をコンピューターで読み取り、そのデータから設計図を作成し、その設計図を基にして、複数色の正三角柱、正四角柱又は正六角柱であるガラスブロックを載置固定したものである。 - 特許庁

A homotopy level processing block 110 designs program changes caused by operations involved in software development, testing and maintenance as a homotopy.例文帳に追加

ホモトピーレベル処理ブロック１１０は、ソフトウエアの開発、試験、および保守に伴う操作によって生じるプログラムの変化をホモトピーとして設計する。 - 特許庁

A layout designing means 7 designs the layout data while using the same name as the instance name and net name of a function block in the circuit data for a cell arranged on the top hierarchy and a net connected between cells.例文帳に追加

レイアウト設計手段７はトップ階層に配置するセルおよびセル間に接続するネットに回路データの機能ブロックのインスタンス名およびネット名と同一の名前を使用してレイアウトデータを設計する。 - 特許庁

An adhesion space level process block 140 specifies an equivalent relationship over the plurality of programs and designs an adhesion space to which a program module associated with each other by the equivalent relationship adheres.例文帳に追加

接着空間レベル処理ブロック１４０は、複数のプログラムの上に同値関係を規定し、同値関係で対応づけられたプログラムモジュールを接着した接着空間を設計する。 - 特許庁

A circuit diagram design device 14 automatically connects the selected CPU and the peripheral IC device and designs a system circuit diagram 13 using registered data of a symbol library 17, a block library 18, and an IC information library 19 besides the IC address information 15.例文帳に追加

回路図作成装置１４はそのＩＣアドレス情報１５の他に、シンボルライブラリ１７、ブロックライブラリ１８およびＩＣ情報ライブラリ１９の登録データを用いて、選択したＣＰＵや周辺ＩＣデバイスを自動接続してシステム回路図１３を作成する。 - 特許庁