burst SRAMとは 意味・読み方・使い方

To provide a synchronous SRAM circuit which reads the data of plural memory cells all at once when it is in a burst mode, successively outputs latched data to the external and can operate with fast clock signals.例文帳に追加

バーストモードのとき、複数のメモリセルのデータを１度にリードし、ラッチされたデータを外部に順次出力させて、速いクロック信号でも動作し得る同期ＳＲＡＭ回路を提供する。 - 特許庁

A DMA controller part 910 disconnects the CPU bus from the local bus by the bus switch 930 and performs DMA transfer from an SRAM 982b to a device in an image processing part 20 on the local bus in a burst mode.例文帳に追加

ＤＭＡコントローラ部９１０は、バススイッチ９３０によりＣＰＵバスとローカルバスとを切り離して、ローカルバス上で、ＳＲＡＭ９８２ｂから画像処理部２０内のデバイスにバーストモードにてＤＭＡ転送を行なう。 - 特許庁

To provide a latency control circuit for a semiconductor memory device in which operation performance can be improved by varying latency by refresh during a burst read period in a synchronous pseudo SRAM.例文帳に追加

同期式擬似ＳＲＡＭにおいて、バースト読み出し動作時、リフレッシュによりレイテンシを可変して、動作性能を向上させ得る半導体メモリ装置のレイテンシ制御回路を提供すること。 - 特許庁

To widen a margin of an address setup in self-refresh operation and to increase burst access speed in an external refresh operation, in a pseudo SRAM having a self-refresh function.例文帳に追加

本発明は、セルフ・リフレッシュ機能を備える擬似ＳＲＡＭにおいて、セルフ・リフレッシュ動作時のアドレス・セットアップのマージンを拡げ、かつ、外部・リフレッシュ動作におけるバースト・アクセスを高速化できるようにする。 - 特許庁

To provide a DRAM which is provided with an auto-pre-charge function simulating a SRAM and which can read out data with a page mode or a burst mode.例文帳に追加

本発明は、ＳＲＡＭを模擬するオートプリチャージ機能を備え、ページモード及びバーストモードでデータを読み出すことが可能なＤＲＡＭを提供することを目的とする。 - 特許庁

In the pseudo SRAM and the burst mode operation control method thereof performs read or write operation of data in a continuous burst mode by generating continuously burst row and column address signals that gradually rise based on an access command and external address signals that are received once.例文帳に追加

擬似ＳＲＡＭ及びそのバーストモード動作制御方法は一回受信されたアクセスコマンド及び外部アドレス信号に基づいて、次第に増加するバーストロウ及びカラムアドレス信号を連続的に発生させることにより、連続的なバーストモードでデータの読み出しまたは書き込み動作を実行する。 - 特許庁

The microprocessor for use in a personal computer or the like comprises a bus state controller BSC which includes control registers such as wait control registers WCR1 and WCR2 and is capable of parallelly controlling interfaces of various semiconductor memories such as a ROM, a burst ROM, a SRAM, a PSRAM, a DRAM and a synchronous DRAM and PC cards such as memory and I/O cards.例文帳に追加

パーソナルコンピュータ等に内蔵されるマイクロプロセッサに、ウェイトコントロールレジスタＷＣＲ１及びＷＣＲ２等のコントロールレジスタを含みかつＲＯＭ，バーストＲＯＭ，ＳＲＡＭ，ＰＳＲＡＭ，ＤＲＡＭ及びシンクロナスＤＲＡＭ等の各種半導体メモリやメモリカード及びＩ／Ｏカード等のＰＣカードのインターフェイスを並行制御しうるバスステートコントローラＢＳＣを設ける。 - 特許庁

To provide a method and circuit for driving a quad data rate synchronous SRAM which can perform the read/write operation in one cycle in a QDR device in which the read/write operation are completely independently performed in a double data rate type and which can read data in a burst length according to one address variation by using a prefetched method in the read operation.例文帳に追加

リードとライトが完全に独立的にダブルデータレート形式で動くＱＤＲ素子において１つのサイクルでリードとライトが可能であり、リード時にプリフェッチ形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスＳＲＡＭの駆動方法及び駆動回路を提供する。 - 特許庁