ckinとは 意味・読み方・使い方

Thus, a phase and a frequency of the charge transfer pulse F1 with respect to the input clock CKIN are made proper.例文帳に追加

これにより、入力クロックＣＫＩＮに対する電荷転送パルスＦ１の位相、周波数を適正化することができる。 - 特許庁

This semiconductor device is also provided with an input circuit 101 for relaying a reference clock CKin and inputting it in the phase comparator 104, an input circuit 101 responds to the prescribed signal SA and stops inputting the reference clock CKin the phase comparator 104.例文帳に追加

この半導体装置は、基準クロックＣＫinを中継して位相比較器１０４に入力する入力回路１０１を備えており、入力回路１０１は、所定の信号ＳＡに応答して位相比較器１０４への基準クロックＣＫinの入力を停止する。 - 特許庁

A variable delay circuit 10 successively delays an input clock CKin to generate delayed clocks CK(1) to CK(k) having different phases.例文帳に追加

可変遅延回路１０は、入力クロックＣＫｉｎを順次遅延させ、それぞれ位相が異なる遅延クロックＣＫ（１），・・・ＣＫ（ｋ）を生成する。 - 特許庁

A controllable oscillator DCO generates an output signal CKout of the phase locked loop, and a phase detector PD determines a phase difference between an input clock signal CKin of the PLL 12 and the PLL output signal CKout, and provides a phase detector output signal synchronizing the oscillator DCO with the clock signal CKin being used.例文帳に追加

制御可能なオシレータＤＣＯがフェーズロックループの出力信号ＣＫｏｕｔを発生し、且つ位相検知器ＰＤがＰＬＬ１２の入力クロック信号ＣＫｉｎとＰＬＬ出力信号ＣＫｏｕｔとの間の位相差を決定し、且つオシレータＤＣＯを使用されているクロック信号ＣＫｉｎと同期させる位相検知器出力信号を供給する。 - 特許庁

A clock generation device 100 includes: delay circuits 200 and 300 for delaying CKin to provide CKout; an operation main delay step selection part; an operation correction delay step selection part; and a delay control part.例文帳に追加

クロック生成装置１００は、ＣＫinを遅延してＣＫoutを提供する遅延回路２００，３００と、稼動主遅延段選択部と、稼動補正遅延段選択部と、遅延制御部を具備する。 - 特許庁

The delay control part (MPU 120) defines a delay quantity of CKout with respect to CKin by selecting an operation main delay step, and determines the operation correction delay step so that delay values of the operation main delay steps become even.例文帳に追加

遅延制御部（ＭＰＵ１２０）は、稼動主遅延段を選択することでＣＫinに対するＣＫoutの遅延量を定め、稼動主遅延段の遅延値が均一化するように稼動補正遅延段を決定する。 - 特許庁

Each signal processing circuit is provided with a PLL circuit which is configured so as to include a delay part for the internal clock CK in a loop and generates the clock in response to input of the clock CKIN from the outside.例文帳に追加

各信号処理回路は、内部クロックＣＫの遅延部をループ内に含むように構成され且つクロックＣＫＩＮを外部から入力してクロックＣＫを生成するＰＬＬ回路を具備する。 - 特許庁

A phase comparator circuit 711 compares the outputted signal with an external input clock CKIN and according to the result, an oscillated frequency of a voltage controlled oscillator(VCO) 713 is controlled.例文帳に追加

位相比較回路７１１は、出力された信号と外部からの入力クロックＣＫＩＮを比較し、その結果から電圧制御発振回路（ＶＣＯ）７１３の発振周波数が制御される。 - 特許庁