| 意味 | 例文 (89件) |
delay verificationとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
意味・対訳 遅延検証
「delay verification」の部分一致の例文検索結果
該当件数 : 89件
DELAY VERIFICATION METHOD FOR LOGIC CIRCUIT例文帳に追加
論理回路の遅延検証方法 - 特許庁
DELAY CALCULATION/TIMING VERIFICATION METHOD FOR LOGICAL CIRCUIT AND DELAY VERIFICATION DEVICE例文帳に追加
論理回路の遅延計算・タイミング検証方法および遅延検証装置 - 特許庁
Then, delay increase and a delay value in the real load delay verification of the evaluation target netlist are predicted on the basis of a difference between the delay difficulty of the path in the trial netlist and the delay difficulty of the path in the evaluation target netlist and the delay value in the real load delay verification of the trial netlist.例文帳に追加
そして、試行ネットリストにおけるパスの遅延難易度と評価対象ネットリストにおけるパスの遅延難易度との差分と、および試行ネットリストの実負荷遅延検証での遅延値とに基づいて、評価対象ネットリストの実負荷遅延検証での遅延増加および遅延値を予測する。 - 特許庁
CIRCUIT DELAY VERIFICATION DEVICE, METHOD AND PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路の回路遅延検証装置、方法およびプログラム - 特許庁
Then, based on the delay value with the delay factor added, a static timing verification is performed (Step S103).例文帳に追加
その後、遅延係数が付加された遅延値に基づいて静的タイミング検証を行う（ステップＳ１０３）。 - 特許庁
The CPU performs first timing verification in consideration of delay variation corresponding to the amount of power source voltage decline for the timing verification.例文帳に追加
ＣＰＵは、タイミング検証用の電源電圧降下量に対応する遅延変動を考慮して第１タイミング検証を行う。 - 特許庁
Article 32-7 (1) A registered verification body shall, upon receipt of an application for verification, conduct a verification test without delay except when there are justifiable grounds not to do so.発音を聞く 例文帳に追加
第三十二条の七 登録検定機関は、検定の申請があつたときは、正当な理由がある場合を除き、遅滞なく、検定を行わなければならない。 - 日本法令外国語訳データベースシステム
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「delay verification」の部分一致の例文検索結果
該当件数 : 89件
A delay control circuit 5 generates a delay signal obtained by delaying the input signal 3 by the delay amount measured in the delay amount measuring circuit during operation verification of the D type F/F 10.例文帳に追加
遅延制御回路５は、Ｄ型Ｆ／Ｆ１０の動作検証の際に、入力信号３を遅延量測定回路６が測定した遅延量だけ遅延させた遅延信号を生成する。 - 特許庁
To exclude factors causing an unneeded delay in logic verification of a logic circuit.例文帳に追加
論理回路の論理検証において、不要な遅延を生じさせる要因を排除する。 - 特許庁
To provide a timing verification device which accurately performs timing verification even in the case that the delay time of signals in an actual device is different from the delay time in logical simulation.例文帳に追加
実デバイスにおける信号の遅延時間が論理シミュレーションにおける遅延時間と異なる場合でも、タイミング検証を正確に行なうことが可能なタイミング検証装置を提供すること。 - 特許庁
A delay is corrected only as to generation of delay deviation in the second delay correction step 7, when a difference is found with respect to the delay fluctuation predicted by the second timing verification step 6.例文帳に追加
さらに、第２タイミング検証ステップ６にて先に予測した遅延変動との差があるときには、遅延違反を起こしたところについてのみ、第２遅延修正ステップ７にて遅延修正を行なう。 - 特許庁
Thereby an excess area for delay circuits can be eliminated and a clock signal line causing a delay does not span trees, thus facilitating delay calculation and layout verification.例文帳に追加
このため、遅延回路のための余分な面積が不要となり、遅延させるクロック信号線が階層にまたがらないため、遅延計算，レイアウト検証が容易になる。 - 特許庁
The delay added RTL generation section 2 generates an RTL description which is added a delay value calculated by the delay operation part 1 to the verification object circuit (RTL) 5.例文帳に追加
遅延付加ＲＴＬ生成部２は、遅延演算部１により演算された遅延値を検証対象回路（ＲＴＬ）５に対して付加したＲＴＬ記述を生成する。 - 特許庁
LOGIC NET LIST SUPPORTING MULTI POWER-SUPPLY, DELAY INFORMATION EXTRACTING METHOD AND LOGIC TIMING VERIFICATION METHOD例文帳に追加
多電源対応論理ネットリスト、遅延情報抽出方法および論理タイミング検証方法 - 特許庁
To provide a timing verification method which can perform timing guarantee for all ranges by verification of two corner conditions even if delay of a cell changes nonlinearly to a delay variation factor.例文帳に追加
セルのディレイがディレイ変動要素に対して非線形に変化する場合であっても、２つのコーナー条件の検証で全範囲のタイミング保証を行うことのできるタイミング検証方法を提供する。 - 特許庁
|
| 意味 | 例文 (89件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
閲覧履歴
 | 「delay verification」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
