emitter biasとは 意味・読み方・使い方

Furthermore, a bias source 60 can prevent the reverse biases of bipolar transistors 23 and 27 constituting the emitter followers by applying a bias voltage to the source 22 of an NMOS constituting the positive phase CMOS inverters, the source of the NMOS 26 constituting the negative phase CMOS inverters, the emitter resistance 24 of the positive phase emitter followers and the emitter resistance 28 of the negative phase emitter followers.例文帳に追加

さらに、バイアス源６０は、正相ＣＭＯＳインバータを構成するＮＭＯＳのソース２２と逆相ＣＭＯＳインバータを構成するＮＭＯＳ２６のソースと正相エミッタフォロアのエミッタ抵抗２４と逆相エミッタフォロアのエミッタ抵抗２８にバイアス電圧を印加することにより、エミッタフォロアを構成するバイポーラトランジスタ２３，２７の逆バイアスを防止可能とする。 - 特許庁

As the result, when the reverse bias voltage is impressed between the base-emitter of the transistors Q1, Q2, the transistors Q20, Q21 become in the states of forward bias, then the reverse bias voltage impressed between the base-emitter of the transistors Q1, Q2 is dropped to the forward bias voltage between the base-emitter of the transistors Q20, Q21.例文帳に追加

その結果、トランジスタＱ１，Ｑ２のベース−エミッタ間に逆バイアス電圧が印加された場合には、トランジスタＱ２０，Ｑ２１が順バイアスとなり、トランジスタＱ１，Ｑ２のベース−エミッタ間に印加される逆バイアス電圧が、トランジスタＱ２０，Ｑ２１のベース−エミッタ間の順バイアス電圧まで降圧されることになる。 - 特許庁

A plurality of unit HBTs are connected in parallel to configure each of collective elements, a common emitter and a common collector of one collective element are connected to one bias point via one separation element, and bias potential is applied to the bias point.例文帳に追加

複数の単位ＨＢＴを並列接続して集合素子を構成し、１つの集合素子の共通エミッタおよび共通コレクタ毎に１つの分離素子を介して１つのバイアスポイントに接続し、バイアス電位を印加する。 - 特許庁

This bias circuit is provided with: a voltage stabilizing part connected from a control voltage input terminal through a current limiting resistance to a ground potential; an emitter follower for bias supply whose base is connected through the resistance to a node between the current limiting resistance and the voltage stabilizing part; and a current limiting part connected between the base and emitter of the emitter follower for bias supply.例文帳に追加

本発明のバイアス回路は、制御電圧入力端子から電流制限抵抗を介して接地電位との間に接続される電圧安定部と、前記電流制限抵抗と電圧安定部の間のノードと抵抗を介しベースが接続されるバイアス供給用エミッタフォロワと、前記バイアス供給用エミッタフォロワのベースとエミッタの間に接続される前記電流制限部とを有している。 - 特許庁

A p substrate is grounded and positive bias potential is impressed from a variable DC voltage source V_dc1 to an emitter through a resistor R_e.例文帳に追加

ｐ基板を接地し、エミッタには、可変直流電圧源Ｖ_ｄｃ１から抵抗Ｒ_ｅを介して正のバイアス電位を印加する。 - 特許庁

The amplifier circuit is provided with an emitter-grounded first bipolar transistor and a bias circuit of the first bipolar transistor.例文帳に追加

増幅回路は、エミッタ接地された第１のバイポーラトランジスタと、第１のバイポーラトランジスタのバイアス回路とを備える。 - 特許庁

This amplifier circuit includes a grounded-emitter first bipolar transistor, and a bias circuit of the first bipolar transistor.例文帳に追加

増幅回路は、エミッタ接地された第１のバイポーラトランジスタと、第１のバイポーラトランジスタのバイアス回路と、を備える。 - 特許庁

METHOD AND APPARATUS FOR AUTOMATICALLY CORRECTING BIAS VOLTAGE ON OPTICAL MODULATOR OF EXTERNAL-MODULATION OPTICAL EMITTER例文帳に追加

外部変調発光器における光変調器のバイアス電圧を自動的に補正するための方法及び装置 - 特許庁