gate capacitancesとは 意味・読み方・使い方

A plurality of dummy cells DMC for generating reference potential corresponding to additional capacitances of bit lines have first and second diffused layers 51, 52, a floating gate, and a control gate.例文帳に追加

ビット線の付加容量に対応した参照電位を発生する複数のダミーセルＤＭＣは、第１、第２の拡散層５１、５２及び浮遊ゲート及び制御ゲートを有している。 - 特許庁

To provide a semiconductor device having a gate insulating film made of a high dielectric, which semiconductor device reduces leak currents and parasitic capacitances.例文帳に追加

高誘電体をゲート絶縁膜に用いた半導体装置において、リーク電流及び寄生容量を低減できるようにする。 - 特許庁

To obtain a semiconductor device and a manufacturing method thereof whereby the off-capacitance can be reduced by reducing the gate-drain and gate-source fringe capacitances with reducing the on-resistance.例文帳に追加

オン抵抗を低減しながらも、ゲート・ドレイン間及びゲート・ソース間のフリンジング容量を低減してオフ容量を低減することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a transmission gate capable of making capacitances equal to each other without the need for adjustment of sizes of MOS-FETs and the concentration with respect to the transmission gate configured to reduce noise in a holding state.例文帳に追加

ノイズを除去するための構造を提供するもので、MOS-FETのサイズの調整、濃度の調整などをしなくても容量を合わせ込むことが可能なトランスミッションゲートを得る。 - 特許庁

To obtain a method for manufacturing a semiconductor device where reduction effects of overlap capacitances between a gate electrode and extensions can be individually adjusted in response to demands of circuit characteristics.例文帳に追加

回路特性の要望に応じて、ゲート電極とエクステンションとのオーバーラップ容量の低減効果を個々に調整し得る半導体装置の製造方法を得る。 - 特許庁

To provide a display device having a magnified display function or a reduced display function capable of being smoothly adopted even with respect to a picture display device having auxiliary capacitances of Cs on-gate structure.例文帳に追加

Ｃ_S オンゲート構造の補助容量を持つ画像表示装置に対しても支障なく適用し得る拡大表示または縮小表示機能を有する表示装置を提供する。 - 特許庁

Thus, if the source-drain distance is reduced, the source and drain electrodes 14b, 14a are distant from the gate electrode 12 by at least the thickness of the active layer 13, the gate- drain and gate-source fringe capacitances are reduced and the off-capacitance can be reduced.例文帳に追加

これにより、ソース・ドレイン間の距離を小さくした際でも、ゲート電極１２と、ソース電極１４ｂ及びドレイン電極１４ａとの間の距離を少なくとも活性層１３の厚さ分だけ離し、ゲート・ドレイン間及びゲート・ソース間におけるフリンジング容量を低減し、オフ容量を低減することができる。 - 特許庁

The charge held by the hold capacitances 10 and 20 makes it possible to apply a voltage corresponding to the charge held by the hold capacitances 10 and 20 to a gate of an electric current control TFT 83 even during the period when a scanning signal is not provided to the pixel circuit 70G in one vertical scanning period.例文帳に追加

保持容量１０及び２０が保持する電荷によれば、１垂直走査期間において走査信号が画素回路７０Ｇに供給されていない期間においても、保持容量１０及び２０に保持された電荷に応じた電圧を電流制御ＴＦＴ８３のゲートに印加することが可能である。 - 特許庁