gate voltage sensitivityとは 意味・読み方・使い方

Electric resistance of the graphene layer is changed by application of a gate voltage on the gate electrode, and sensitivity and a speed of the sensor is controlled by using application of the gate voltage.例文帳に追加

ゲート電極へのゲート電圧の印加により、グラフェン層の電気抵抗が変化し、このゲート電圧の印加を用いて、センサの感度および速度を制御することができる。 - 特許庁

To provide a semiconductor device having an improved relationship between the critical rate of rise of off-state voltage dV/dt and the gate sensitivity, which are in a trade-off relationship.例文帳に追加

トレードオフの関係にある臨界オフ電圧上昇率ｄＶ／ｄｔとゲート感度との関係を改善した半導体装置を提供する。 - 特許庁

To provide a thermal infrared sensor of high sensitivity, which realizes low noise without broadening of the gate dimension of MOS transistors composing a current source and an integrator and also without voltage multiplication between the gate and the source.例文帳に追加

電流源や積分器を構成するＭＯＳトランジスタのゲート面積の増大や、ゲート・ソース間の電圧の増加を伴うことなく低雑音化を図った、高感度の熱型赤外線センサを提供する。 - 特許庁

To solve a problem that the capacitive voltage conversion sensitivity of capacitive voltage conversion circuits is dispersed for each JFET by the dispersion of the drain current and a good angular velocity signal is not obtained in a source follower circuit connected with gate resistors between gate sources via JFETs.例文帳に追加

容量電圧変換回路を、ＪＦＥＴ２１，３１を用いてゲート・ソース間にゲート抵抗２１ｄ，３１ｄを接続した構成のソースホロア回路では、ドレイン電流のバラ付きにより容量電圧変換感度がＪＦＥＴ毎にバラ付き、良好な角速度信号が得られない。 - 特許庁

The reduced thicknesses of the gate insulating films of the subsequent driver FETs increase a voltage gain AV_total without decreasing charge transfer efficiency, and raises the entire sensitivity of the signal converter.例文帳に追加

後続ドライバＦＥＴのゲート絶縁膜の厚さの減少は、電荷伝達効率を減少させずに電圧利得ＡＶ_ｔｏｔａｌを増加させて、信号コンバータの全体感度を増加させる。 - 特許庁

A cross-coupled latch has body-contact FETs 84, 86 whose body is connected to either of a source or a drain and it minimizes switching history effect and in the latch, each of input FETs 80, 82 has a gate switching voltage higher than a regular gate switching voltage and, at the same time, the FETs increase the sensitivity of input signals.例文帳に追加

クロス結合ラッチは、ボディがソースおよびドレインのうちの一方に接続されたボディ・コンタクトＦＥＴ８４，８６を有し、スイッチング履歴効果を最小化し、入力ＦＥＴ８０，８２が通常のゲート・スイッチング電圧より高いゲート・スイッチング電圧を有すると同時に、入力信号感度を増加させる。 - 特許庁

To provide a semiconductor device that is constituted by forming a completely depleted MISFET transistor using an SOI layer and can set a threshold to a specified value while the sensitivity threshold to the fluctuation of the film thickness of the SOI layer is roughly maintained at the minimum value even when the impurity concentration in the channel region of a MISFET fluctuates by changing the back gate voltage depending on the impurity concentration.例文帳に追加

ＳＯＩ層を用いた完全空乏化ＭＩＳＦＥＴトランジスタを形成してなる半導体装置において、ＭＩＦＳＥＴのチャネル不純物濃度に依存して、バックゲート電圧を変化させることによって、不純物濃度が変動しても、ＳＯＩ膜厚バラツキに対するしきい値感度をほぼ極小に保ったままで、しきい値を規定する値にできるようにする半導体装置を提供することを目的とする。 - 特許庁