high-performance wiring deviceとは 意味・読み方・使い方

To provide a semiconductor device for coping with a high frequency wave, which is hardly generating the deterioration of a performance due to the increase of a wiring loss even when the number of pin is increased.例文帳に追加

多ピン化した場合にも配線ロスの増大に起因する性能の劣化を生じにくい高周波対応の半導体装置を提供する。 - 特許庁

To provide a high frequency-compatible semiconductor device where the deterioration of the performance caused by an increase in loss of wiring hardly takes place even though multiple-terminals are arranged.例文帳に追加

多端子化した場合にも配線ロスの増大に起因する性能の劣化を生じにくい高周波対応の半導体装置を提供する。 - 特許庁

To provide an electronic control device capable of suppressing deterioration of cutoff performance due to cutoff wiring provided on a high density substrate surface.例文帳に追加

高密度化された基板面に設けられる遮断配線による遮断性能の低下を抑制し得る電子制御装置を提供する。 - 特許庁

To provide a high quality high performance semiconductor device in which a wiring capacity and a leakage current can be reduced while preventing the drift and diffusion of a wiring material effectively.例文帳に追加

配線容量の減少、リーク電流の減少、配線材料のドリフト・拡散を効果的に防止でき、高品質・高性能な半導体装置を提供することである。 - 特許庁

To provide a high quality high performance semiconductor device in which a wiring capacity and a leakage current are reduced while preventing the drift and diffusion of a wiring material effectively.例文帳に追加

配線容量の減少、リーク電流の減少、配線材料のドリフト・拡散を効果的に防止でき、高品質・高性能な半導体装置を提供する。 - 特許庁

To provide a high definition liquid crystal display device operating at high speed by improving performance of thin film transistors without increasing intersection capacities between gate wiring and data wiring.例文帳に追加

ゲート配線とデータ配線の交差容量を増加させることなく薄膜トランジスタの性能を向上させて、高速動作で高精細の液晶表示装置を提供する。 - 特許庁

To provide Cu-based wiring which exhibits high performance (low electric resistivity) and high reliability (high EM resistance) for a semiconductor device such as an Si semiconductor device represented by, for example, a ULSI (ultra large-scale integrated circuit).例文帳に追加

例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示すＣｕ系配線を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device having high performance, high yield and highly reliable multilayer wiring by obtaining a good dual damascene processing shape even in a fine semiconductor device of a high degree of integration with multilayer wiring of a dual damascene structure.例文帳に追加

デュアルダマシン構造の多層配線を有した高集積で微細な半導体装置においても、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まり、高信頼性の多層配線を有した半導体装置の製造方法を提供すること。 - 特許庁