logic design supportとは 意味・読み方・使い方

To provide a software design support system capable of performing a control logic without actually downloading the control logic to a real machine.例文帳に追加

実機にダウンロードすることなく、制御ロジックを実行することができるソフトウェア設計支援システムを提供する。 - 特許庁

To support a system design by integrally applying conditions from architecture design to logic synthesis.例文帳に追加

アーキテクチャの設計から論理合成までの条件を統合的に適用してシステム設計を支援すること。 - 特許庁

Therefore, conditions from bus architecture design to logic synthesis can be integrally applied to support the system design.例文帳に追加

そのため、バスアーキテクチャの設計から論理合成までの条件を統合的に適用してシステム設計を支援することが可能となる。 - 特許庁

To provide a logic circuit design support method for achieving gated clock design for reducing power consumption in an actual operation.例文帳に追加

実動作において低消費電力化が図れるゲーティッドクロック設計が可能な論理回路設計支援方法を提供する。 - 特許庁

To provide a logic design support system allowing proper logic verification even when a generate syntax is used when performing a design by use of Verilog.例文帳に追加

Ｖｅｒｉｌｏｇを使用して設計を行う際に、ｇｅｎｅｒａｔｅ構文が用いられている場合であっても論理検証を適切に行うことができるようにする論理設計支援システムを提供する。 - 特許庁

To provide a design support device capable of reducing the man-hour of design verification and preventing mismatching in pin assignment between a logic circuit diagram and a designated component even when the pin assignment is changed as a result of circuit design and substrate layout design based on a precedently prepared logic circuit diagram.例文帳に追加

先行して作成された論理回路図に基づく回路設計や基板レイアウト設計の結果としてピンアサインが変更される場合であっても、設計検証の工数を削減することができ、論理回路図と指定部品とのピンアサインの不一致を防止できる設計支援装置を提供する。 - 特許庁

The RTL logic circuit with the dummy module 31 inserted thereinto is read into the semiconductor design support device 100 to generate a gate level circuit.例文帳に追加

そして、半導体設計支援装置１００にダミーモジュール３１が挿入されたＲＴＬ論理回路を読み込んでゲートレベル回路を生成する。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁