malfunction junctionとは 意味・読み方・使い方

To take countermeasures to light malfunction in junction of a semiconductor chip to a substrate.例文帳に追加

半導体チップの基板への接合で、接合時に光誤動作対策を施すこと。 - 特許庁

To supply a light-emitting diode, in which there is no thyristor malfunction, that is, any p-n-p-n junction is not generated near a composition boundary, with a yield higher than in the conventional manner.例文帳に追加

サイリスタ不良が発生しない、すなわち組成界面付近でｐ−ｎ−ｐ−ｎ接合が発生しない発光ダイオードを、従来よりも高歩留りで供給可能にすること。 - 特許庁

To prevent the occurrence of junction leakage in a drain contact hole and hence to prevent element malfunction, and to reduce the size of a unit cell in an SONOS-type non-volatile memory element and hence to improve an integration degree.例文帳に追加

ドレインコンタクトホールでのジャンクションリーケージの発生を予防して、素子誤動作を防止することができ、ＳＯＮＯＳ型不揮発性メモリ素子の単位セルのサイズを減らして集積度を向上させる。 - 特許庁

To provide a capacitive sensor which realizes a structure not having a feedthrough in the junction interface of a substrate, which eliminates the mixture of a foreign body into the inside of a cavity, which prevents a malfunction due to the mixture of the foreign body and whose reliability can be enhanced.例文帳に追加

基板の接合界面にフィードスルーのない構造を実現して、キャビティ内部へに異物の混入をなくし、この異物の混入による誤動作を防止して信頼性を向上させ得る静電容量型センサを提供する。 - 特許庁

Or, this gives hysteresis properties and prevents a malfunction due to noise, by providing three or more resistor elements which divide the voltage of an AC signal and connecting the junction between the resistor elements on the grounding side more than the voltage dividing point and the line of a primary zero cross signal with each other via a resistor element or a diode.例文帳に追加

或いは，交流信号を分圧する３つ以上の抵抗素子を設け，分圧点よりも接地側の抵抗素子の接続点と１次側ゼロクロス信号のラインとを抵抗素子又はダイオードを介して接続することにより，ヒステリス特性を付与してノイズによる誤動作を防止する。 - 特許庁

The semiconductor driver circuit which is optimum for the normally-off junction type FET is proposed by the application of an accurate gate-voltage generation scheme by a Zener diode, the reduction in turn-on loss by a speed-up capacitor, the connection of a capacitor between a gate and a source, and the application of a malfunction-preventing circuit by a source-terminal optimum mounting scheme.例文帳に追加

ツェナーダイオードによる高精度なゲート電圧生成方式やスピードアップコンデンサによるターンオン損失の低減，ゲート・ソース間のコンデンサの接続やソース端子の最適実装方式による誤動作の防止回路を適用することで、ノーマリオフの接合型ＦＥＴに最良な半導体駆動回路を提案する。 - 特許庁