multiple-length arithmeticとは 意味・読み方・使い方

Two banks are prepared in the coprocessor as areas for multiple length values used for arithmetic, and one bank is used for arithmetic in the coprocessor while the other is used for data transfer.例文帳に追加

演算に用いる多倍長値のための領域をコプロセッサに２バンク用意し、データ転送に一方のバンクを用いている間、コプロセッサの演算に他方のバンクを用いる。 - 特許庁

The multiple-length arithmetic circuit performs read access of the multiple- length data in each processing unit of a plurality of bits, performs a partial operation of read data, performs write access of partial operation results, also repeats processing for transferring operation information necessary to the next partial operation to the next partial operation and operates the multiple-length data.例文帳に追加

多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。 - 特許庁

To reduce the total number of operation cycles by reducing the execution frequency of multiple-length subtract processing in product-sum operation in Montgomery arithmetic.例文帳に追加

モンゴメリ（Montgomery）演算での積和演算での多倍長の減算処理の実行回数を削減し、トータルの演算サイクル数を削減する構成を提供する。 - 特許庁

By a Montgomery inverse element arithmetic system by conventional technology, the direction of subtraction is determined after multiple-length precision integers are compared with each other, and then an operation is carried out.例文帳に追加

従来技術によるモンゴメリ逆元演算方式では、多倍倍長精度整数同士の大小比較を行った後、減算の方向を決定して演算を行っていた。 - 特許庁

A relatively large table required for the small window method which quickly performs exponentiation arithmetic is prepared on the outside of the coprocessor, and selection of a value from the table and transfer to the coprocessor are performed in parallel with multiple length arithmetic in the coprocessor.例文帳に追加

コプロセッサの外部にべき乗演算を高速に行うスモールウィンドウ法に必要となる比較的大きなテーブルを用意し、テーブルの値からの選択とコプロセッサへの転送を、コプロセッサでの多倍長演算と並列して行う。 - 特許庁

To provide an arithmetic unit capable of being immune to an attack attempting to extract secret key information from a memory, while focusing attention on multiple-length integers disposed continuously on the memory.例文帳に追加

メモリ上に連続して配置される多倍長整数に着目してメモリから秘密鍵情報の抽出を試みる攻撃に耐性を有することができる演算装置を提供する。 - 特許庁

To reduce the delay time for subtraction in a block unit computing element and perform arithmetic operation while maintaining the operating frequency in a circuit for carrying out multiple length calculation of Montgomery multiplication residues.例文帳に追加

モンゴメリ乗算剰余の多倍長演算を行う回路において、ブロック単位演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで演算を行う。 - 特許庁

A shift register of, for example, 32 bit × 5 block is constituted as the shift register according to a block length and a number of blocks, and data of the respective blocks are shifted in the shift register and inputted in a multiplier and an adder respectively to execute a multiple length arithmetic processing.例文帳に追加

ブロック長とブロック数に応じたシフトレジスタとして、例えば３２ビット×５ブロックのシフトレジスタを構成し、各ブロックのデータをシフトレジスタにおいてシフトし、それぞれ乗算器、加算器に入力して、多倍長演算処理を実行する。 - 特許庁