multiplication cycleとは 意味・読み方・使い方

At first, on the basis of a first value and a second value of this processing cycle, multiplication processing using a predetermined multiplication value n and division processing are performed to obtain a first output value and a second output value.例文帳に追加

まず、今回の処理サイクルの第１の値と第２の値とに基づいて、予め設定された乗算値ｎを用いた乗算処理と、除算処理とを行い、第１の出力値と第２の出力値とを求める。 - 特許庁

Addresses are determined (d) on the basis of the index signal IDX (a) corresponding to the rotary cycle of a sector mirror being the standard of time sharing multiplication to be successively stored in a data memory.例文帳に追加

そして、時分割多重の基準であるセクタ鏡の回転周期に応じたインデクス信号IDX（ａ）を元にアドレスを定め（ｄ）、データメモリに順次格納する。 - 特許庁

Further, the level value corresponding to a measured value of the cycle parameter is specified, and the possibility that the failure factor is the cause of failure is calculated from a value obtained by adding the multiplication result of the level value and the weight coefficient of the cycle parameter for the one failure factor for all cycle parameters.例文帳に追加

そして、前記サイクルパラメータの測定値に対応するレベル値を特定し、そのレベル値と、一の故障要因についての該サイクルパラメータの重み係数との乗算結果を、全てのサイクルパラメータについて加算した値から、該故障要因が故障の原因である可能性を算出する。 - 特許庁

Motor current control processing is started at a frequency of the prescribed integer multiplication of the switching during a period after the updating of the switching command value until the switching reaches its half cycle.例文帳に追加

また、前記スイッチング指令値更新の後、該スイッチングの半周期までの間、前記スイッチングの所定整数倍の周期でモータ電流制御処理を起動する。 - 特許庁

The multiplexing coefficient is selected on the basis of the storage capacity of each tester memory position 42, 44, and the multiplication of an effective vector exchange rate by m-times of the tester cycle rate.例文帳に追加

多重化係数は、個々のテスタメモリ位置(42及び44)の記憶容量と、実効ベクトル交換レートをテスタサイクルレートのｍ倍にすることができるということに基づいて選択される。 - 特許庁

A clock generating circuit 31 for dividing the frequency of a multiplication clock based on frequency dividing ratio data, comprises a frequency dividing ratio identifier 1 for identifying whether frequency dividing ratio data are even-numbered, odd-numbered or decimal, delay tap equipment 2 and a cycle counting latch frequency divider 3.例文帳に追加

逓倍クロックを分周比データに基づいて、分周させるクロック生成回路３１であって、分周比データが、偶数、奇数、または小数であるかを識別する分周比識別器１を備えるとともに、遅延タップ器２および周期カウント用ラッチ分周器３を備えるようになっている。 - 特許庁

A signal to be calculated is parallelly stored in registers 101 to 104, two multiplications are parallelly executed in the same cycle with four register outputs as inputs to multipliers 105 and 106, and their multiplication results are added to an output of an accumulator register 108.例文帳に追加

計算すべき信号を並列にレジスタ１０１，１０２，１０３，１０４に保存して、４個のレジスタ出力を乗算器１０５，１０６の入力として乗算を同一サイクル内に２個並列に実行し、それらの乗算結果をアキュミュレータレジスタ１０８の出力と加算する。 - 特許庁