no address instructionとは 意味・読み方・使い方

It is predicted and determined that a store instruction having predicted slack larger than or equal to a predetermined threshold value has no data dependency relationship with a subsequent load instruction to the store instruction and the subsequent load instruction is speculatively executed even if the memory address of the store instruction is not known.例文帳に追加

所定のしきい値以上の予測スラックを有するストア命令を、当該ストア命令に後続するロード命令とデータの依存関係がないと予測して判断し、当該ストア命令のメモリ・アドレスが判明していなくても上記後続するロード命令を投機的に実行する。 - 特許庁

The arithmetic part issues, upon receiving a writing request of writing address with an address stored in the third memory, an instruction for writing the writing data in a position where no data is written of the second area regardless of this address.例文帳に追加

演算部は、第３メモリが記憶するアドレスの書き込みデータの書き込み要求が来た際、このアドレスに関わらず、第２領域のデータの書き込まれていない個所に書き込みデータを書き込む指示を出す。 - 特許庁

This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.例文帳に追加

これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁

Particularly, the address notification means transmits the address notice to the radio information terminal under no communication when the switching instruction is inputted, or to the radio information terminal under stop when the terminal starts communications.例文帳に追加

特に、非通信中の無線情報端末に対しては上記切替指示が入力されたとき、また停止中の無線情報端末に対してはこの端末が通信を開始したとき、上記アドレス通知手段が上記アドレス通知を送信する。 - 特許庁

When software judges that a non-faulting load instruction need not cause address conversion exception, a mode wherein no exception is caused is set to reduce the overhead of processing for address conversion exception.例文帳に追加

そして、non faultingロード命令がアドレス変換例外を起こす必要がないとソフトウェアが判断したとき、例外を起こさないモードに設定することにより、アドレス変換例外の処理のオーバヘッドを減らすことができる。 - 特許庁

An inhibiting circuit 26 activates a trace inhibition signal SS while predicting that a trace memory has no free space and when the trace inhibition signal SS is active, a selecting circuit 23A stores only an instruction code or branch instruction code within a set address range and its address in the trace memory 22 according to the setting of an inhibition setting flag 27.例文帳に追加

抑制回路２６は、トレースメモリの空きが無くなるのを予測してトレース抑制信号ＳＳをアクティブにし、選別回路２３Ａは、トレース抑制信号ＳＳがアクティブのとき、抑制モード設定フラグ２７の設定に応じて、設定アドレス範囲の命令コード又は分岐命令コードとそのアドレスのみトレースメモリ２２に格納させる。 - 特許庁

A load store unit (205) adapted to make load requests out of order to a memory system in relation to all instructions in an instruction window and to make store requests in order in relation to all the instructions in the instruction window makes a load request, aligns data returned from the memory system, and transfers data on a word boundary when no address collisions or no writing pendings are detected.例文帳に追加

命令ウインドウ内の命令のすべてに関して、アウト・オブ・オーダでメモリシステムにロード要求を行い、命令ウインドウ内の命令のすべてに関してイン・オーダでストア要求を行うよう適応させたロードストア・ユニット（２０５）は、アドレス衝突および書き込みペンディング検出されないとき、ロード要求を行い、メモリシステムから返されたデータを整列して、ワード境界上にあるデータを転送する。 - 特許庁