phase synchronization circuitsとは 意味・読み方・使い方

The phase synchronization circuit has two different synchronization determining circuits 201, 202 that determine whether or not the multiphase clock signals are in synchronization with the reference signals.例文帳に追加

位相同期回路は、多相クロック信号と基準信号の同期を判別する２つの異なる同期判別回路２０１、２０２を備えている。 - 特許庁

A slave device 24 has n-sets of synchronization pattern detection circuits 25a-25n that detect a synchronization pattern of the received synchronizing signal, and phase shift circuits 26a-26n that shift a phase of the detected synchronization pattern.例文帳に追加

スレーブ装置２４は、受信された同期信号の同期パターンを検出するｎ個の同期パターン検出回路２５ａ〜２５ｎおよびこの検出された同期パターンの位相をシフトする位相シフト回路２６ａ〜２６ｎを有する。 - 特許庁

A master device 20 has n-sets of synchronization pattern generating circuits 22a-22n that generate a synchronization pattern, and phase shift circuits 23a-23n that shift a phase of the generated synchronization pattern to transmit a synchronizing signal.例文帳に追加

マスタ装置２０は、同期パターンを生成するｎ個の同期パターン生成回路２２ａ〜２２ｎおよびこの生成された同期パターンの位相をシフトする位相シフト回路２３ａ〜２３ｎを有し同期信号を発信する。 - 特許庁

Phase delay circuits 2, 4 write the delay to the input signals from the synchronization detection circuits in response to the phase adjustment write signals and externally output the results as output signals i, j in response to the phase adjustment read signals.例文帳に追加

位相遅延回路２，４は、同期検出回路からの入力信号を位相調整書込み信号に応答して書き込み、また位相調整読出し信号に応答して出力信号ｉ，ｊとして外部へ出力する。 - 特許庁

The memory access circuit 14 comprises: a phase locked circuit 141; a first phi clock tree 151; first and second delay synchronization circuits 142 and 143; first and second phase detect circuits 147a and 147b; and a master delay synchronization circuit 155.例文帳に追加

メモリアクセス回路１４は、位相同期回路１４１と、第１ファイクロックツリー１５１と、第１及び第２遅延同期回路１４２及び１４３と、第１及び第２位相検出回路１４７ａ及び１４７ｂと、マスタ遅延同期回路１５５と、を備える。 - 特許庁

The phase comparison circuit has N track-and-hold circuits for tracking and holding N-phase clock signals CLK in synchronization with a rising edge of input data signal DIN.例文帳に追加

それぞれ、Ｎ相クロック信号ＣＬＫの各クロック信号を、受信データ信号ＤＩＮの立ち上がりに同期してトラックホールドするＮ個のトラックホールド回路を備える。 - 特許庁

Synchronization detection circuits 1, 3 detect a phase of a frame of a 0 system input signal (a) and a 1 system input signal d, which are externally received, and output phase adjustment write signals c, f depending on the input signals and the phase of frame after detecting the phase of frame.例文帳に追加

同期検出回路１，３は、外部からの０系入力信号ａ，１系入力信号ｄのフレーム位相を検出し、フレーム位相検出後の入力信号、およびフレーム位相より位相調整書込み信号ｃ，ｆを出力する。 - 特許庁