pixel logicとは 意味・読み方・使い方

A readout circuit 25 switches a readout of the logic stored in the storage circuit 25 based upon the switching of the polarity of the polarity signal to supply the logic to the pixel electrodes 21.例文帳に追加

読み出し回路２６は、極性信号の論理の切り替えに基づき記憶回路２５に記憶された論理の読み出しを切り替えて画素電極２１に供給する。 - 特許庁

The pixel distribution logic selects one of the processing clusters to which the coverage data for a first pixel is to be distributed at least partially depending on a position of the first pixel within a range of an image area.例文帳に追加

画素分配ロジックは、画像エリアの範囲内の第１画素の位置に少なくとも部分的に依存して第１画素のためのカバレッジデータが配信される処理クラスタのうちの１つを選択する。 - 特許庁

Then, a correction table is generated to convert an object pixel forming the object drawing region 92 into a logic pixel representing data inputted to the optical modulation elements.例文帳に追加

そして、対象描画領域９２を形成する対象画素を光変調素子に入力されるデータを示す論理画素に変換する補正テーブルが生成される。 - 特許庁

The composite circuit 46 puts the image data DTAR and DTBR together, pixel by pixel, in a specified period of a vertical blanking period according to the composition logic data DTCR.例文帳に追加

合成回路４６は垂直帰線期間中の所定期間内に画像データＤＴＡＲ，ＤＴＢＲを合成論理データＤＴＣＲに基づき１画素ごとに合成する。 - 特許庁

The decoder 5 selects gradation voltages VH and VL of two continuous levels according to the logic of pixel data LD[9:4].例文帳に追加

デコーダ５は、画素データＬＤ［９：４］の論理に応じて、連続する２レベルの階調電圧ＶＨ，ＶＬを選択する。 - 特許庁

In the semiconductor devices, first and second semiconductor wafers having pixel arrays and logic circuits in respective half-produced states are bonded to each other, and the films of the first semiconductor wafers are made thin, and further, an electric connection is performed between each pixel array and each logic circuit.例文帳に追加

本発明の半導体装置は、それぞれ半製品状態の画素アレイ及びロジック回路を備えた第１及び第２の半導体ウェハの貼り合わせ、第１の半導体ウェハの薄膜化、画素アレイ及びロジック回路間の電気的接続がなされる。 - 特許庁

Next, digital control processing is performed while the 1st internal logic description in the array 106 is rewritten into 2nd internal logic description in an ineffective pixel period other than the effective pixel period and subsequently, digital image processing is performed while the 2nd internal logic description in the array 106 is rewritten into the 1st internal logic description again.例文帳に追加

次に、前記有効画素期間以外の無効画素期間においてフィールドプログラマブルゲートアレイ１０６の前記第１の内部論理記述を第２の内部論理記述に書き換えた状態でディジタル制御処理を行った後に、再びフィールドプログラマブルゲートアレイ１０６の前記第２の内部論理記述を前記第１の内部論理記述に書き変えた状態でディジタル画像処理を行う。 - 特許庁

The method for manufacturing the image sensor includes steps of: forming an insulating film on a substrate of a logic circuit region and a pixel region; forming a photoresist pattern having a thickness which changes smaller from the logic circuit region toward the pixel region in boundary portions 330 of the pixel region 310 and the logic circuit region 320; and carrying out etch-back of the insulating film.例文帳に追加

イメージセンサの製造方法は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、ピクセル領域３１０とロジック回路領域３２０との境界部分３３０において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含む。 - 特許庁